一种基于可编程逻辑器件的多功能信号源设计

为适应不同应用场景下对多种信号类型和特性的需求改变,设计一种基于可编程逻辑器件的多功能信号源,以解决通信信号输出过程存在偏差问题。基于可编程逻辑器件进行多功能信号源的电路排布,采用巴特沃斯低通滤波器对信号噪声进行处理,确定波形优化指标,利用数字频率合成技术进行信号波形优化,设计顶层逻辑模块布局。对设计的多功能信号源进行性能测试,结果表明:在改变载波频率和调制度的情况下,设计的多功能信号源在传输过程中输出的信号频谱和解调波形的偏置精度,均优于传统的信号源。

可编程逻辑器件间的大数据自适应跟踪系统设计

用户访问可编程逻辑器件时,由于无法直接访问系统数据,导致器件数据与用户数据之间出现冲突,为此设计了可编程逻辑器件间的大数据自适应跟踪系统。构建自适应跟踪总体结构,同步本地参考信号和外部输入信号。配置时钟电路,计算时钟上升和下降过渡时间,避免电路供电杂波干扰。系统采用非侵入式设计自适应跟踪机制,结合Mean Shift跟踪算法计算跟踪矢量,确定可编程逻辑器件间数据的匹配位置。利用Kalman滤波器对数据进行滤波处理,获取大数据自适应跟踪结果。由实验结果可知,该系统噪声信号变化范围是40~100 dB,与实际变化范围一致。同步信号变化范围是35~100 dB,其中,在5~8 s时同步信号变化范围与实际变化范围不一致,其余均一致,具有精准跟踪效果。

FPGA/CPLD可编程逻辑器件的在系统配置方法

讨论了基于SRAM技术的CPLD/FPGA可编程逻辑器件的编程方法 ,并以ALTERA公司FLEX10系列器件为例 ,提出了一种利用微处理器对可编程逻辑器件进行在系统多方案配置的实用方法。该方法成本低廉、简单易行 ,能在系统复位或上电时自动对器件编程 ,不仅有效的解决了基于SRAM的CPLD/FPGA器件掉电易失性的问题 ,而且使单一芯片可以具有多种逻辑功能 ,实现了该类器件逻辑功能的在系统多方案的灵活配置。

可编程逻辑器件CPLD和FPGA的特点和应用

在可编程逻辑器件的发展过程中,不同厂家对新型PLD器件的叫法不尽相同,对CPLD和FPGA的分类标准也有差异,这样给使用和选择带来了不便甚至困惑,本文按一般的分类方法,分别介绍这两种可编程逻辑器件各自的特点,以期给使用者以帮助。

可编程逻辑器件FPGA/CPLD在Webit Device Server中的应用

可编程逻辑器件FPGA/CPLD技术作为一种灵活的设计手段已经广泛应用在微电子领域。这里对嵌入式Internet系统WbeitDeviceServer如何结合FPGA/CPLD技术,提高自身的集成度、设计灵活性及可重用性等问题进行了探讨。

第四代可编程逻辑器件FPGA

目前规模最大的FPGA芯片每片含有一万三千个门,可重复修改无穷多次,内部具有独立的I/O接口和逻辑单元(CLB).因而使用更加灵活,适应性很强、特别适用于复杂逻辑的设计,成为现代逻辑ASIC设计的最佳手段之一.本文介绍FPGA芯片的内部结构、工作方式、(?)发环境以及实际应用.

两种高密度可编程逻辑器件CPLD和FPGA的比较

本文从器件工艺、内部五连结构、开发系统软件等方面对CPLD和FPGA器件进行了比较。CPLD具有规则互连结构、可预测的时延，易于实现设计；而FPGA器件更接近于门阵列和标准单元，技术比较成熟。

适用于数据通路的可编程逻辑器件FDP100K

设计研制了一款适用于数据通路的10万门容量的FPGA器件FDP100K(FDP:FPGA for Data-Path),其主要特点为:可编程逻辑单元结构不同于国际上已有的可编程逻辑单元结构,是一种新颖的基于查询表LUT和多路选择器MUX的混合结构;连线资源结构采用新颖的层次式布线结构,提供高度灵活的布线能力.芯片采用SM IC 0.35μm CMOS工艺,包含1024个可编程逻辑单元和128个可编程IO单元.芯片配合自主开发的软件系统FDE(FPGA Development Environment)进行测试,结果表明:FDP100K芯片的可编程逻辑单元功能正常;芯片的各种连线资源功能正常;可以准确地实现数据通路型电路和其他类型的电路的功能.

FPGA可编程逻辑单元时序功能的设计实现

本文主要研究高性能FPGA可编程逻辑单元中分布式RAM和移位寄存器两种时序功能的设计实现方法.运用静态Latch实现分布式RAM的写入同步,以降低对时序控制电路的要求;为克服电荷共享问题,提出通过隔断存储单元之间通路的方法实现移位寄存器.以含两个四输入LUT(Look Up Table)的多功能可编程逻辑单元为例,详细说明电路的设计思路以及实现方法.研究表明,本文提出的方法可以简化对时序控制电路的设计要求,克服电荷共享问题,减少芯片面积.

基于应用可编程逻辑器件的真空联锁保护控制系统

本文给出了国家同步辐射实验室光束线真空保护的控制原理,以及该光束线真空联锁保护控制的逻辑及要点。与此同时也给出了应用可编程逻辑器件(CPLD)来实现此真空联锁保护控制系统的方法,使真空联锁保护系统的响应速度与可靠性得到提高。

基于可编程逻辑器件的可重构数控系统研究

根据可重构制造系统的发展要求 ,分析了数控系统重构的重要性 ,讨论了可重构制造系统、可重构数控系统和开放式数控系统之间的关系。在此基础上 ,总结了目前实现数控系统重构的软硬件途径 ,然后 ,重点结合可编程逻辑器件和硬件重构技术 ,提出将可编程逻辑器件应用于可重构数控系统的开发 ,并进行了可实现性、经济可行性分析。最后 ,通过一经济型可重构数控系统的研制 。

可编程逻辑器件设计中的亚稳态问题及解决方案

分析了可编程逻辑器件设计中亚稳态产生的原因及亚稳态评估方法,介绍了几种解决亚稳态问题的常用策略.针对这些常用方法不能彻底消除亚稳态的不足,提出了一种基于使能触发器构成的"高频时钟错位法",这种方法通过从外部引入一个高频脉冲,对原来互相独立的异步时钟信号同步在高频时钟的上升沿和下降沿,并且保持半周期的时间间隔.只要选择适当的高频时钟频率和电路参数,亚稳态可以得到完全消除.这种方法在数字系统设计中有广阔的应用前景.

大规模可编程逻辑器件实验箱的研制

本文简介了大规模可编程逻辑器件实验箱在EDA教学中的意义与目前的市场状况,论述了大规模可编程逻辑器件实验箱的研制思路,介绍了CF02型实验箱的结构特色及使用举例.

基于复杂可编程逻辑器件的超声电机小型电源

首先分析了超声电机电源驱动信号的占空比与输出电压幅值和能量利用率之间的关系,提出采用40%占空比驱动信号的合理性。随后介绍了采用CPLD为信号发生器的超声电机小型电源的设计方案,并用它驱动自制的φ45的行波型超声电机,验证了设计方案的合理性。与普通驱动器相比,新驱动器体积减小了66%,元件数减少了40%,基本满足了实用性的要求。

用可编程逻辑器件实现矩阵变换器自适应换流

高效、可靠的双向开关换流技术是矩阵变换器控制的一个重要问题。文中在分析了矩阵变换器的空间矢量调制控制策略和应用较为广泛的四步换流的基础上,定量分析了换流步长引起的输出电压损失。在四步换流中,换流步长由器件特性和负载最大电流决定,在负载电流变化情况下,换流步长仍保持不变。文中提出了用可编程逻辑器件(PLD)实现的自适应换流,在自适应换流中,换流的步长根据负载电流绝对值大小实时变化,从而能够减小输出电压的损失和畸变。实验证明用PLD实现的矩阵变换器自适应换流简单、可行,换流步长能够跟随负载电流实时变化,减小了换流的死区效应和输出电压的畸变和损失、谐波成分,进而可以减小输出电流的谐波成分。

复杂可编程逻辑器件(CPLD)在DSP交流电机控制系统中的应用

介绍了复杂可编程逻辑器件（ＣＰＬＤ）的结构和功能、使用方法和步骤．指出 ＣＰＬＤ系统内编程和快速性为使用者提供了方便条件。电机控制系统设计和实验结果表明，在ＤＳＰ交流电机控制系统中应用ＣＰＬＤ，会使系统更加合理、紧凑．

由可编程逻辑器件与单片机构成的双控制器

介绍一种利用可编程逻辑器件CPLD与单片机AT89C51串行双向通信而构成的双控制器。

基于可编程逻辑器件的弹载存储测试仪

针对炮弹发射时的高冲击性及惯性短时飞行特点,以及单片机存储测试仪程序可能跑飞、难以实现高速采样,专用集成电路存储测试仪成本高、不能扩展等问题,提出了基于复杂可编程逻辑器件(CPLD)的弹载存储测试仪。测试仪采用可反复擦写的CPLD芯片作为主控芯片,利用其内部丰富的逻辑单元实现了可高速采样且使用灵活的存储测试方案,设计通过休眠防止误上电;通过并行实现高速率采样,通过分频实现50kHz、100kHz和200kHz三种频率可选;通过计数实现8K×12bit,448K×12bit两种负延迟可选。实验表明:该测试仪操作灵活,可靠性高,满足弹载存储测试在性能方面的要求。

基于可编程逻辑器件的LED显示屏控制系统设计

针对利用单片机设计LED显示屏控制系统中所存在的问题,提出了基于可编程逻辑器件设计和实现的大屏幕LED显示系统,并用串并结合的方案取代以往控制器和显示屏之间串行的数据传输方式。此外,增加光频转换器TSL235,根据环境变化实时调整显示亮度。该系统具有刷新速度快、亮度高、灵活配置、功耗低等特点,外接16 MHz时钟,显示屏能够清晰地显示汉字。