基于可编程逻辑门电路的频率计研制

介绍了一种水电厂常用的频率计,采用可编程逻辑门芯片完成稳定、可靠、精确的发频和测频,采用89C51作为人机交互管理界面。该频率计硬件结构简单,频率处理精度高,是一种理想的频率信号发生器和测频装置。

SoPC光纤通道控制器IP核的仿真验证

通过片上可编程系统(SoPC)设计方法构建光纤通道(FC)控制器,详细分析了硬件设计的功能模块图.FC控制器硬件集成了NIOS II处理器、DDR SDRAM控制器、flash控制器、定时器、串口和带Avalon接口的光纤通道接口逻辑,通过Avalon交换总线进行互连.采用自底向上的方法,分别从功能模块级、知识产权(IP)核级和系统级给出了FC控制器的仿真验证框架,并用Altera公司的Stratix GX系列现场可编程逻辑门电路(FPGA)进行了上板调试.验证结果表明,提出的仿真验证方案正确可行,能较好地完成验证任务.

一种全搜索块匹配算法的FPGA实现及其应用

研究一种全搜索块匹配的脉动阵列结构,将该结构的全搜索块匹配算法在赛林思V irtex-ⅡPro系列现场可编程逻辑门电路(简称FPGA)上综合并实现,给出在FPGA上实现该算法的面积使用和最高工作频率等结果.该结构可用于低码率的实时压缩应用,如MPEG-2.其最大特点在于可以在运动距离的最大值范围内任意设定运动距离P值,同时搜索区域可以是长宽任意值的区域.

基于并行控制的FPGA多串口拓展实现

为加强车载设备的集中监控和管理,设计了一种车载智能监控系统,系统采用ARM处理器和和嵌入式操作系统,具有网络化的通讯管理功能。装载平台设备均采用了串行口通讯方式,设计了一种由FPGA控制的多串口扩展板。FPGA通过和ARM的交互可以控制8个RS232和4个RS485串行口的数据收发,还可以设置各个串行口的波特率等参数。接口板具有进一步的串口拓展功能。本方案系统软件设计方便适应性强,系统工作稳定可靠,实时性好,能满足监控系统的要求。

具有64位数据检纠错功能的FPGA模块设计

星载计算机系统中电子器件容易受到空间环境电磁场的辐射和重粒子的冲击,从而导致器件运行出错,特别是存储器中数据容易出现错误,需要具有检纠错功能的电路模块对其进行纠正,以免造成严重的后果。基于汉明码的纠错原理,根据对64位数据进行检纠错处理的需要,设计一个利用8位校验码,以实现该功能的算法逻辑,并通过FPGA实现。经过仿真验证,该模块具备检测2位错误,纠正1位错误的功能,而且也能较好地满足实时性的要求,具有一定的实际应用意义。

DVB系统通用外码解码器的FPGA实现

介绍采用流水线结构的信道外码解码器的FPGA硬件设计和实现,它不仅可应用在地面数字电视广播(DVB-T),也可应用在卫星数字电视广播(DVB-S)和有线数字电视广播(DVB-C)接收端。

接口分组件单板自动测试系统的硬件设计与实现

介绍一种数字化仿真测试板的设计及其实现。设计中使用了PCI总线,利用DSP和FPGA组合的方式,有 效地满足测试系统速度快、可靠性高的要求。实验证明该方案的实用性和有效性。

基于低误差并行计算加速的OFDR实时处理技术

针对光频域反射计(OFDR)数据处理量大、实时性差的缺点,提出了一种基于低误差并行计算加速的OFDR数据处理结构,并采用现场可编程逻辑门阵列(FPGA)实现该结构,以满足高精度OFDR系统有效数据的实时处理需求。将OFDR数据处理过程分为可直接实时处理与难以实时处理部分。针对前者,提出了带有双门限比较器的扫频非线性校正算法,以降低重采样误差;针对后者,使用乒乓操作与并行计算加速数据处理,并根据FPGA的计算特点设计了一种具有动态精度的旋转因子,以便在保证计算无溢出的情况下取得最小的计算误差。在实验室搭建了测试系统,该系统的空间分辨率优于0.82 mm,测试长度在74.5 m以上,长度测试误差小于0.3 mm。测试结果显示:该系统的计算误差减小至10^(-7),相比固定精度下的10^(-5)减小了2个数量级;数据处理速度是计算机的11倍以上,在有效处理点数大于3000的情况下实现了20 frame/s的实时处理,验证了该系统可以有效加速OFDR的数据处理过程。