基于Matlab的锁相环频率合成器教学实践

通信系统性能好坏很大程度上取决于有没有一个良好的同步系统。在“通信原理”课程中提到了基于锁相环的同步系统,但是对这部分内容介绍简单,没有系统的推导以及结论。基于Matlab的锁相环系统,能够得到不同参数下的锁相环的环路滤波器幅频响应和闭环响应,在Simulink工具箱中,设计一个基于锁相环的频率合成器,让学生可以较好地掌握锁相环相位锁定的原理以及同步系统,为“通信原理”课程学习提供了支持。

可编程锁相环在频率合成器中应用

文中介绍带EEPROM的锁相环芯片PE3341,其控制程序可固化在锁相环芯片中,上电后自动运行,无需用CPU在线控制,这样就减小电路的面积,复杂程度以及成本。文中给出用此芯片设计的2.5GHz频率合成器电路及测试结果。

一种高频锁相频率合成器的设计与实现

为满足高频率信号基准的需求,设计了5.5GHz频率的锁相频率合成器。采用电荷泵锁相环(CPPLL)为核心器件,组合适配的压控振荡器(VCO),再搭配环路滤波器与反馈网络,并且使用MCU控制板与上位机软件进行参数配置,完成了目标频率的输出。实践证明方案可行有效,输出的信号频率不仅误差小,并且具有较好的杂散抑制,可为同类方案的设计和调试提供一定参考。

基于改进型RBF神经网络的直接数字频率合成器设计

提出了一种基于改进型径向基函数(Radial basis function,RBF)神经网络的高性能直接数字频率合成器,相比于传统的直接数字频率合成器避免了相位截断误差并降低了资源消耗。为了进一步提高RBF神经网络的训练效率及稳定性,提出一种改进型的RBF神经网络训练算法。该算法在粗调阶段,利用K-means++算法快速确定初始激活函数中心,使激活函数中心分布更加合理;在细调阶段则采用L-BFGS-B算法,对粗调阶段得到的最佳中心进行精细调整,进一步降低输出误差。通用FPGA平台的实验结果表明,基于改进型RBF神经网络的直接数字频率合成器当输出时钟频率为1.53 MHz时,无杂散动态范围为85.26 dB,相位噪声为-90.50 dBc/Hz@100 kHz,且无需占用额外ROM资源。

新型数字化可编程频率合成器DDS

频率合成器是从一个或多个参考频率中产生多种频率的器件。他在信息通信方面得到了广泛地应用 ,并有新的发展。本文主要介绍新型数字化可编程频率合成器 (DDS)的原理。

Ka频段小型化低功耗超宽带低相位噪声频率合成器的设计

传统的频率合成器设计难以兼顾小型化、低功耗、超宽带且低相位噪声的集成需求,因此研究频率合成器的设计原理,详细剖析频率合成器的关键电路设计方法。实验结果表明,所提出的频率合成器不仅成功覆盖了Ka频段,而且在100 Hz偏移下展现出的相位噪声水平优于-76 dBc·Hz^(-1),加之操作过程中的动态功耗被控制在不超过5 W的范围内,符合设计需求。

基于FPGA的可编程数字频率合成器的研究与实现

本文介绍了DDS的原理,以Al t er a公司的ACEX1K系列的FPGA做为开发芯片,使用VHDL硬件描述语言编程,从而在一块可编程芯片中实现各种数字合成波形的输出。

一种通用可编程数字频率合成器的设计

讨论了锁相式频率合成器的基本原理。设计了一种通用可编程锁相式频率合成器，介绍了其编程置数格式，提出了一种可提高程控分频器工作频率的电路设计方法，并给出了其模拟波形。该电路的最高合成频率为１００ＭＨｚ，最小频率间隔为１００Ｈｚ，在工程上具有广泛的应用前景。

一种宽频可编程频率合成器的设计实现

设计了一种宽频率工作范围、可编程的频率合成器.引入自偏置的DLL结构及启动电路扩展系统频率范围,消除误锁定,在保证DLL系统稳定性及不改变系统锁定状态的基础上,实现倍频器倍频因子的随意转换.同时使用两位寄存器配置初始电压,保证系统的快速锁定.该频率合成器用0.13μm 1.8VCMOS工艺实现,工作频率范围为14～700MHz,可供选倍频数为1,2,4,8.在输入时钟为50MHz、倍频数为8、输出时钟频率为400MHz的工作频率下,系统功耗为28.44mW,周期抖动约为9.8ps.

射频锁相环型频率合成器的CMOS实现

本论文实现了一个射频锁相环型频率合成器 ,它集成了压控振荡器、双模预分频器、鉴频鉴相器、电荷泵、各种数字计数器、数字寄存器和控制电路以及与基带电路的串行接口 .它的鉴频鉴相频率、输出频率和电荷泵的电流大小都可以通过串行接口进行控制 ,还实现了内部压控振荡器和外部压控振荡器选择、功耗控制等功能 ,这些都使得该频率合成器具有极大的适应性 ,可以应用于多种通信系统中 .该锁相环型频率合成器已经采用 0 2 5 μmCMOS工艺实现 ,测试结果表明 ,该频率合成器使用内部压控振荡器时的锁定范围为 1 82GHz～ 1 96GHz,在偏离中心频率2 5MHz处的相位噪声可以达到 - 119 2 5dBc/Hz .该频率合成器的模拟部分采用 2 7V的电源电压 ,消耗的电流约为4 8mA .

一款低抖动宽调节范围锁相环频率合成器的设计

提出了一种基于SMIC公司0.18μm工艺、输出频率范围为1 GHz^3 GHz的低抖动电荷泵锁相环频率合成器设计方法。该设计方法采用一种新型自动调节复位脉冲的鉴频鉴相器结构,可以根据压控振荡器反馈频率自动调节不同的脉冲宽度,用以适应不同的输出时钟。仿真结果显示该器件能够有效降低锁相环频率合成器的抖动,其最大峰-峰值抖动为20.337 ps,锁定时间为0.8μs,功耗为19.8 mW。

基于级联式偏置锁相环的低相噪宽带频率合成器

为提高锁相环的相位噪声性能,本文设计了一种级联式偏置锁相环来实现宽带低相噪频率合成器,通过理论分析得到其相位噪声模型,证明了该技术能够有效地降低锁相环路中鉴相器的噪声基底,并且混频交互调产生的所有杂散可由环路滤波器抑制,从而将窄带高频谱纯度信号扩展为宽带高频谱纯度信号。基于该技术提出了2GHz^5GHz的低相噪宽带频率合成器方案,并对其相位噪声指标进行了分析。理论与实验结果表明,相比于传统的小数分频式锁相环方案,该方案的带内相位噪声有明显改善。

CMOS锁相环频率合成器系统设计

在归纳总结现代集成电路Top-Down的设计流程的基础上,从系统的角度出发,提出电荷泵锁相环频率合成器系统参数的设计方法。并应用Matlab和Verilog-A对锁相环频率合成器系统进行建模和仿真。结果表明,系统参数满足设计要求,为晶体管级设计和物理版图设计提供坚实的基础。

基于锁定时间分析的锁相环频率合成器

提出了一种新的针对采用二阶无源滤波器的锁相环频率合成器锁定时间的估算公式,并通过仿真软件及实测结果对该公式进行了验证。基于该估算公式,设计了一种具有快速锁定功能的锁相环频率合成器。实验结果表明该锁相环频率合成器锁定时间小于7μs,具有快速锁定的功能。同时该锁相环还具有良好的相位噪声性能,对于32GHz输出信号相位噪声为-72dBc/Hz@1kHz以及-90dBc/Hz@1MHz。

锁相环频率合成器的方案研究

频率合成技术是现代通信的重要组成部分，在无线电技术与电子系统的各个领域中均得到广泛的应用。分析了MC145152芯片的特．最和功能，结合外围电路设计了909～915MHz步进25kHz的“吞除脉冲”式数字锁相频率合成器，该频率合成器具有结构简单、性能稳定、精度高、易实现等特点。并且满足了通信设备的高集成度和超小型化的要求，特别适合某些特殊场合的应用。

一种电荷泵锁相环频率合成器的设计

基于SMIC的0.25μm工艺设计了一种输出频率范围为0.32～1.6GHz的电荷泵锁相环频率合成器电路.该电路采用了一种快速鉴频鉴相器和含有双交叉耦合结构的环形振荡器,同时根据电荷泵泵电流匹配的原则改进了电荷泵电路.HSIM仿真显示,锁相环频率合成器的锁定时间为1.3μs,功耗为28mW,锁定范围为5～20MHz,最大周对周抖动仅为50ps(0.8GHz).

一种用于高频频率合成器的低功耗可编程分频器

介绍一种应用于高频频率合成器的低功耗可编程分频器。分频器由双模前置分频器及数字可编程分频器构成。提出一种新的相位开关技术,并基于此技术设计了16/17双模前置分频器,模块结构简单,可工作于吉赫兹频段。数字部分采用一种优化算法,使得其输出模式控制信号可直接控制双模前置分频器的分频比,简化了整体电路结构,提高了电路工作速度。设计基于SMIC0.18μm1P6M RF CMOS工艺实现,后仿真结果表明,电路工作频率最高可达3GHz,在1.8V供电电压、1.4GHz工作频率时,双模前置分频器的功耗仅为1.8mW。

基于ADF4360-8的锁相环频率合成器的设计与实现

为满足工程需要,设计并实现了一种基于锁相环芯片ADF4360-8的低噪声高稳定度频率合成器。给出了该频率合成器的设计原理、硬件组成、软件设计及其实现方法与流程。重点介绍了一些主要芯片和关键电路。该锁相环频率合成器输出的100 MHz较高频周期信号的峰-峰值达到2.16V,能直接驱动TTL电路。测试结果表明该频率合成器输出的频率信号稳定,噪声低,幅度大。

一种多倍频选择的高倍频锁相环频率合成器

文章描述了一个基准频率为32768Hz的锁相环频率合成器的设计。该频率合成器有1250、1500、2000、2500、3000等5个倍频选择。电路设计基于1stSilicon2.5V0.25μmCMOS工艺。CadenceArtistAnalog仿真显示,该电路可以实现快速锁定,且具有较小的相位抖动。文章研究和总结了频率合成器系统参数的设计理论,对其各个子电路进行了结构优化,并且按MPW流片要求,进行了版图的布局设计。

基于CDCE913锁相环频率合成器的设计

锁相频率合成技术以其突出的优势在信号发生器、变频器等设计中有着广泛的应用。介绍了锁相芯片CDCE913的工作特性、内部结构及其参数计算方法,给出了以CDCE913为核心的频率合成器的设计方案、硬件原理图和软件程序设计。利用CDCE913的锁相环和分频倍频器产生较宽频带的频率源,通过对实际电路调试和控制芯片程序的编写,实现了输出频率可调。