一种具有方筒型栅和浮栅的可编程静电场效应晶体管

为改进可编程式静电场效应晶体管,设计一款具有方筒型栅和控浮栅的新型器件。设计通过方筒型栅的环栅结构产生带带隧穿大电流作为正向导通电流,采用金属作为电极与硅体形成高肖特基势垒从而极大降低热激发电流。硅体上方的方筒型栅极向浮栅传输电荷充电,在结构上减少一个电极。充入的浮栅电荷针对N型和P型工作态都有助于降低反向漏电流,实现更低的亚阈值摆幅和反向泄露电流,以及更高的正向导通电流和开关电流比,使器件功耗大为降低。结构具有源漏对称可互换性,能够更好兼容MOSFET。

功率金属-氧化物半导体场效应晶体管静电放电栅源电容解析模型的建立

在实际静电放电测试时,发现各种功率金属-氧化物半导体场效应晶体管(MOSFET)的静电放电测试结果均呈现出正反向耐压不对称现象,而人体与器件接触时的静电放电过程是不区分正反向的.正反向耐压差异较大对于功率MOSFET或作为静电放电保护器件来说都是无法接受的,其造成器件失效的问题格外凸显.本文通过建立SGT-MOSFET,VUMOSFET和VDMOS在静电放电正反向电压下的栅源电容解析模型,对比分析了三种功率MOSFET器件静电放电正反向耐压不对称及其比值不同的原因,为器件的静电放电测试及可靠性分析提供了理论依据.

微波GaAs场效应晶体管静电失效的机理及提高其抗静电的措施

本文对微波小功率GaAs场效应晶体管的静电失效机理进行了分析.文中对两种静电失效模式(电压型强电场失效和功率型大电流失效)分别进行了分析和阐述.针对GaAs场效应晶体管的失效机理提出了改进措施.

GaAs场效应晶体管不同极性ESD损伤机理

对Ga As场效应晶体管(FET)进行3个正向和3个负向脉冲(3"+"3"-")、3个负脉冲(3"-")、3个正脉冲(3"+")3种极性静电放电(ESD)实验,不同极性ESD实验下器件的失效阈值不同。以栅源端对为例对实验结果进行分析,在3"+"3"-"和3"-"极性下,器件失效模式为栅源短路,在3"+"极性下器件电参数退化。运用热模型对ESD正负脉冲电压产生的温升进行了计算,器件的损伤机理为,在正向脉冲下为栅金属纵向电迁移导致肖特基势垒退化;在ESD负向脉冲下为高电场引起栅源端对击穿。

大有发展前途的新型半导体器件——静电感应晶体管和静电感应晶闸管

为了满足和推动电子器件向高频大功率方向发展,寻求一种新型晶体管,即静电感应晶体管(static induction transistor:SIT),也称为第三种类型晶体管。本文较为详细的阐述其组成结构工作原理和实验特性。并指出结构设计和工艺概要。

静电感应晶体管

本文扼要介绍静电感应晶体管的工作原理,以及在高频和脉冲状态下的应用。它是一种很有前途的高频高速功率器件。

DX421系列硅双极模式静电感应晶体管(BSIT)

BSIT是一种新型功率开关器件,在国际上仅在日本有产品销售。 该器件在工作原理及结构设计上均有新的突破,因而该器件不仅具有场效应管工作频率高,输出功率大,无二次击穿,电流负温度系数等优点,而且具有双极管饱和压降小的特点,被誉为新一代的电力电子器件。 目前600V,1A。

沟道基区晶体管的频率特性

本文是利用新近研制成功并获得国家发明奖的沟道基区晶体管(CBT)的等效电路详细的推导出 CBT 的频率特性与其物理参数的关系,并指出提高频率特性的方向和方法。

隧道场效应晶体管静电放电冲击特性研究

随着器件尺寸的不断减小,集成度的逐步提高,功耗成为了制约集成电路产业界发展的主要问题之一.由于通过引入带带隧穿机理可以实现更小的亚阈值斜率,隧道场效应晶体管(TFET)器件已成为下一代集成电路的最具竞争力的备选器件之一.但是TFET器件更薄的栅氧化层、更短的沟道长度容易使器件局部产生高的电流密度、电场密度和热量,使得其更容易遭受静电放电(ESD)冲击损伤.此外,TFET器件基于带带隧穿机理的全新工作原理也使得其ESD保护设计面临更多挑战.本文采用传输线脉冲的ESD测试方法深入分析了基本TFET器件在ESD冲击下器件开启、维持、泄放和击穿等过程的电流特性和工作机理.在此基础之上,给出了一种改进型TFET抗ESD冲击器件,通过在源端增加N型高掺杂区,有效的调节接触势垒形状,降低隧穿结的宽度,从而获得更好的ESD设计窗口.

一种新型固态静电传感器的设计与模拟

电场测量系统广泛应用于航空、航天、国防、气象、电力等多个领域。根据电场传感器工作原理,电场传感器可以分为光学(光纤)式和电荷感应式两大类。电荷感应式电场传感器有旋片结构、双球结构、火箭结构和MEMS结构。文中给出了一种新型的MOSFET感应式电场传感器,并用MEDICI软件进行了模拟。模拟结果表明MOSFET感应式电场传感器的感应电流I_E和电场强度E有良好的线性关系。

FinFET静电可靠性及新型Fix-base SOI FinFET研究

在鳍型场效应晶体管(SOI FinFET)相关静电防护技术研究基础上,提出了一种新型的体区接触固定型绝缘体上硅鳍型场效应晶体管泄放钳位装置(Fix-base SOI FinFET Clamp)。该新型结构的器件解决了基区接触浮空在静电防护设计时引起的一系列问题,而且对正常的FinFET工艺具有良好的兼容性。通过计算机辅助工艺设计(TCAD)仿真论证了Fix-base SOI FinFET Clamp具有明显效果,详细阐述和讨论了SOI FinFET和Fix-base SOI FinFET Clamp工作状态下的电流和热分布。

LDMOS器件静电放电失效原理及防护方法

探讨了LDMOS器件在静电放电脉冲作用下的失效现象和机理,阐述了LDMOS器件受到静电放电脉冲冲击后出现的软击穿现象,和由于寄生npn管导通产生的大电流引起器件局部温度过高,导致金属接触孔熔融的器件二次击穿现象。分析对比了不同栅宽、不同LOCOS长度和埋层结构LDMOS器件的静电放电防护性能,证实了带埋层的深漏极注入双RESURF结构LDMOS器件在静电放电防护方面的显著优势。

65nm CMOS工艺下新型静电防护衬底改造GGNMOS

为实现纳米集成电路上(On-Chip)的静电(ESD)防护,有效保护脆弱的栅氧,基于65nmCMOS工艺,提出使用增大衬底电阻技术以及电源轨控制辅助PMOS提供额外触发电流技术的新型衬底改造GGNMOS。测试结果表明,与传统GGNMOS结构相比,新型结构具有低触发电压(3V)以及更高的失效电流(增加23.5%)等优点。

新型静电场计

金箔验电器是研究静电的经典仪器,但它的应用有很大的局限性。主要是灵敏度低,不能直接判定场电荷的种类,不能定性和定量测定电场强度的大小。因此,研制灵敏度高的电场计十分重要。下面介绍的,是以场效应晶体管为核心的一种新型静电场计。

GGNMOS叉指宽度与金属布线对ESD防护性能的影响

栅接地NMOS(GGNMOS)器件具有与CMOS工艺兼容的制造优势,广泛用于静电放电(ESD)保护。鉴于目前GGNMOS的叉指宽度、叉指数及金属布线方式等外部因素对ESD鲁棒性的影响研究较少,设计了不同的实验对此开展对比分析。首先,基于0.5μm Bipolar-CMOS-DMOS(BCD)工艺设计并制备了一系列GGNMOS待测器件;其次,通过传输线脉冲测试,分析了叉指宽度与叉指数对GGNMOS器件ESD失效电流(It2)的影响,结果表明,在固定总宽度下适当减小叉指宽度有利于提高It2;最后,比较了平行式与交错式两种金属布线方案对It2的影响,结果表明,平行式金属布线下GGNMOS器件的ESD鲁棒性更好。

一种新型双Fin ESD防护单元研究

为满足小尺寸器件的ESD防护需求,基于Fin技术,提出了一种具有寄生SCR的STI双Fin结构。通过采用双Fin布局和深掺杂技术,减小了器件的基区宽度,避免了Fin技术中由弱电导调制导致的SCR无法开启的现象。仿真结果表明,相比于DFSD结构,新结构失效电流It2/Wlayout从21.67 mA/μm增加到28.33 mA/μm;触发电压V_(t1)从14.08 V减小到9.64 V。在ESD来临时,新结构能够实现有效的开启,泄放大电流。

基于SOPC的TFT触摸屏控制系统软核的设计

针对终端系统便于人机交互操作和使用的需要,提出了一种基于SOPC(System On Programmable Chip)平台液晶触摸显示屏控制系统的设计方法。根据终端系统的特点和反应效果快速、灵敏的控制目标,该设计方法分为内外两部分:外部设计是构建FPGA中内嵌核的模型,使其作为与其他控制系统通信的接口;内部设计是对该模型进行编程实现液晶屏的功能。该控制系统采用内嵌Nios软核的FPGA集成芯片,通过QuartusⅡ软件中的SOPC Builder和功能平台Nios IDE实现对TFT液晶触摸屏控制系统的硬件电路和软件程序的设计。实验结果显示,该控制系统能得到良好的显示和触摸效果,TFT的反应速度控制在了1 s以内,提出的设计方法可以达到工程的设计要求,验证了该控制方法的可行性。

200V高压大电流VDMOS的研制

介绍了自主研制的200 V/40 A VDMOS晶体管的设计优化过程及研制结果。该器件采用JFET注入和浅P-body方法降低导通电阻,提高电流密度,采用优化的N掺杂硅外延材料优化导通电阻和击穿电压。测试结果表明击穿电压高于215 V,特征导通电阻1.2Ω.mm2,导通电流可达40 A;同时设计了ESD防护,HBM值7.5 kV;芯片总面积小于31.25 mm2,可采用TO220封装。

ATCXO数字数据修调电路设计

采用金属氧化物半导体场效应晶体(MOSFET)管搭建门电路的方法设计了一款新型的数据修调控制电路,其主要功能是准确控制高精度温度补偿型石英晶体谐振器专用芯片的修调电路部分。该修调控制电路采用串行外设接口(SPI)传输协议进行数据传输,并采用一种新型的可擦可编程只读存储器(EEPROM),简化了EEPROM读写电路的设计复杂度,使电路具有掉电保存的功能。对所设计的电路进行了现场可编程门阵列(FPGA)验证、逻辑综合、静态时序分析、版图设计和验证。其结果表明本设计降低了电路的复杂度,节约了芯片面积,使电路控制系统的设计更为简洁。

高温对MOSFET ESD防护器件维持特性的影响

静电放电(electro-static discharge,ESD)防护结构的维持电压是决定器件抗闩锁性能的关键参数,但ESD器件参数的热致变化使得防护器件在高温环境中有闩锁风险.本文研究了ESD防护结构N沟道金属-氧化物-半导体(N-channel metal oxide semiconductor,NMOS)在30—195℃的工作温度下的维持特性.研究基于0.18μm部分耗尽绝缘体上硅工艺下制备的NMOS器件展开.在不同的工作温度下,使用传输线脉冲测试系统测试器件的ESD特性.实验结果表明,随着温度的升高,器件的维持电压降低.通过半导体工艺及器件模拟工具进行二维建模及仿真,提取并分析不同温度下器件的电势、电流密度、静电场、载流子注入浓度等物理参数的分布差异.通过研究以上影响维持电压的关键参数随温度的变化规律,对维持电压温度特性的内在作用机制进行了详细讨论,并提出了改善维持电压温度特性的方法.