使用可进化核在线进化算法级数字硬件系统

提出一种基于可进化实时可参数化核(RTP核)的算法级数字硬件在线进化设计方法,可根据用户设计实时改变软I核的功能.给出可进化RTP核的概念和模型,并以HDB3编码器设计为例,给出可进化RTP核的进化设计方法和基于可进化RTP核的数字系统设计方法.使用可进化RTP核可以实现任意算法级数字硬件系统的在线进化、自适应与自修复,为进化硬件的工程应用提供了一种可行的实现方法.

基于硬件设计思想的可进化IP核设计

可进化IP核以HDL源泉代码的形式表示，与普通IP核的复用方式相同，可被综合到不同的目标可重构器件中去，大大减少了复杂系统的设计时间，提高了设计的利用率，是可进化硬件一个颇具潜力的发展方向。

高速和资源节约型数据加密算法设计

介绍了3DES数据加密算法(DDA)的原理,针对利用FPGA硬件实现3DES算法,给出了一种可进化IP核的具体设计思想,采用可重构电路节省器件内部资源,并采用有限状态机设计技术从而实现数据高速安全传输。本设计是在ALTERA公司的Quartus II环境下实现的,并成功下载到支持电路部分重构的Xilinx Virtex II系列器件中的XC2V1500芯片中。

基于SOPC的自演化硬件实现

提出了一种基于SOPC(片上可编程系统)的自演化硬件实现的设计方法,并以Virtex-ⅡPro开发板为硬件平台,内嵌的软核处理器Microblaze为控制核心.首先使用VHDL硬件描述语言设计虚拟可重构电路;然后将虚拟可重构电路定制成可进化IP核并通过OPB总线与软核处理器相连;最后在处理器上编写遗传算法程序对定制的可进化核进行进化操作,以一位加法器为例验证了自演化硬件的实现.结果表明,该方法不但可以大大简化染色体编码,便于进化操作,而且软件上操作灵活方便,硬件上又具有可定制性.