可重配置处理器的体系结构级功耗模型与分析

按照可重配置处理器的体系结构建立并实现功耗模型;模型对处理器的电路级特性进行抽象,基于体系结构级属性和工艺参数进行静态峰值功耗估算,基于性能模拟器进行动态功耗统计,并实现三种条件时钟下的门控技术;可重配置处理器与超标量通用微处理器相比,在性能方面获得的平均加速比为3.59,而在功耗方面的平均增长率仅为1.48;通过实验还说明采用简单的CC1门控技术能有效地降低可重配置系统的功耗和硬件复杂度;该模型为可重配置处理器低功耗设计和编译器级低功耗优化研究奠定了基础。

总线可重配置的多处理器架构

本文提出了一种全新的总线可重配置的多处理器架构。该架构结合了多核与可重配置处理器的优势,具有并行性高、计算能力强、结构复杂度低并且应用领域广泛灵活的特点。对于该架构的实现,本文提出了VHDL层面的软件模拟。通过简化模型,用多个改进后的VHDL实现的8051核以及可重配置的多路开关进行了软件模拟。

基于代码剖析的定制指令识别

代码剖析是分析程序行为和发现性能瓶颈的重要手段。根据可重配置处理器的定制指令设计需要,提出了一种基于虚拟机技术的代码剖析方法AID-prof。该方法的优势在于结构无关以及静态\动态分析的无缝契合。基于AID-prof,设计了一种自动化的定制指令识别过程CID。实验显示,AID-prof可有效地发掘程序热点,并且示例程序通过CID产生的定制指令获得明显加速。