基于Verilog语言的可预置加减计数器的设计

计数器是大规模集成电路中运用最广泛的结构之一。在模拟及数字集成电路设计当中,灵活地选择与使用计数器可以实现很多复杂的功能,可以大量减少电路设计的复杂度和工作量。讨论了一种可预置加减计数器的设计,运用Verilog HDL语言设计出了一种同步的可预置加减计数器,该计数器可以根据控制信号分别实现加法计数和减法计数,从给定的预置位开始计数,并给出详细的VerilogHDL源代码。最后,设计出了激励代码对其进行仿真验证,实验结果证明该设计符合功能要求,可以实现预定的功能。

基于CPLD多路移相触发器的研究

针对多路输出整流电源系统在进行数字控制设计时因触发脉冲多而引起的资源"瓶颈",文章介绍了一种应用于多路三相晶闸管整流电路的数字移相触发电路。以CPLD为核心,采用可预置数计数器,通过总线锁存器对多路三相半波触发脉冲进行控制,产生多组三相脉宽可调的触发脉冲。输出脉冲稳定性好,可靠性高;不需要同步变压器,可实现相序自适应。对多路触发脉冲的整流电源设计有一定的参考价值。

宁波市体育馆电子计分牌改LED灰度屏的设计

电子计分牌是体育场馆中不可缺少的重要设备。本文主要论述了如何将老式白炽灯显示屏改造 成，既可以显示数字信息，又可以显示模拟图像信息的ＬＥＤ灰度屏的设计方案。

机载甚高频通信系统中的频率合成技术

本文介绍了吞食脉冲式锁相环频率合成器的基本原理，说明了机载甚高频通信系统中可变分变器的工作。