基于合并时钟域的片上时钟描述优化方法

多时钟域的可测试性设计有两种描述片上时钟(On Chip Clock,OCC)行为的方法:时钟控制定义(Clock Control Definition,CCD)和命名捕获过程(Named Capture Procedure,NCP)。但这两种方法都存在不足:CCD无法定义复杂的时钟方案和捕获方案;NCP所需的测试向量数目多,运行时间久。有鉴于此,提出了一种合并时钟域NCP方法。合并时钟域NCP提高了对时钟、捕获方案、流程的可控性,弥补了CCD不可控的不足。实验数据表明,合并时钟域NCP在不影响覆盖率的情况下,为固定型故障(Stuck At Fault,SAF)节省约28%的测试向量数量和22%的运行时间,为跳变延迟型故障(Transition Delay Fault,TDF)节省约18%的测试向量数量和13%的运行时间,提升了测试向量的效率,弥补了NCP的不足。

单元感知测试的优化方案

越来越多的半导体公司采用新型故障模型——单元感知测试(Cell Aware Test,CAT)来提高库单元内部覆盖率和低缺陷率,但CAT在自动测试向量生成(Auto Test Pattern Generation,ATPG)过程中使用的测试向量数量多,运行时间长,显著地增加测试成本。为了优化CAT,在ATPG流程中加入了总临界区域(Total Critical Area,TCA)和合并时钟域命名捕获过程(Named Capture Procedure,NCP)方法。TCA根据故障类型和最有可能出现故障的位置进行排序,合并时钟域NCP方法为被测知识产权(Intellectual Property,IP)管理时钟域、控制时钟、定义捕获方案。结果表明,结合TCA和合并时钟域NCP方法的CAT达到了提高覆盖率、降低测试向量数量、减少运行时间的优化目标。与以往的CAT优化研究相比,结合了TCA和合并时钟域NCP的CAT优化流程在优化覆盖率和测试向量方面达到了更好的效果。