用于核磁共振的直接数字合成频率源

直接数字频率源的使用可以简化核磁共振谱仪的设计 ,降低核磁共振谱仪设计的成本 .文中介绍一种采用AnalogDevice公司的AD 70 0 8芯片设计的基于PC机的直接数字合成频率源 ,它可实现频率和相位的高速切换 ,频率分辨率为 0 .0 1Hz,相位分辨率为 0 .0 9°,最后给出核磁共振实验结果 .

采用PLL技术的合成频率源设计

介绍分频锁相频率合成技术。通过对锁相环工作过程及相位噪声等的基本原理的分析,采用PLL技术成功设计了1.8GHz锁相频率源。在该锁相源中分频鉴相器采用ADI公司的ADF4118,VCO采用M/A-COM公司的ML081100-01850,低通环路采用三阶RC低通滤波器。其相位噪声为-75dBc/kHz、杂散抑制为-85dBc。实验测试获得了较好的技术指标,能满足现代移动通信C网和G网射频子系统对本振源的要求。

基于PLL技术的合成频率源设计

微波电子系统中的射频系统核心就是频率源,它的好坏直接影响到系统的整体性能。在当前的频率源设计中,系统稳定性的趋势要求频率源的频率稳定、精度和频率范围高,这样就需要我们使用频率合成技术来满足目前微波电子系统的设计要求。

一种基于分频锁相技术的合成频率源设计研究

要要对分频锁相频率合成技术进行了阐述。经过分析锁相环工作的过程、相位噪声等的基本原理,基于分频锁相环技术(PLL),成功设计了1.8GHz的锁相频率源。此锁相源中,其分频鉴相器主要运用了ADI公司的ADF4118,VCO主要运用了M/A-COM公司的ML081100-01850,低通环路主要运用了三阶RC的低通滤波器。相位噪声是-75dBc/kHz,杂散抑制是-85dBc。实验测定的技术指标也比较好,可以使现代的移动通信C网、G网射频子系统对本振源的需要得到满足。

新型多功能厘米波频率合成器设计

该文介绍了一种新型多功能厘米波频率合成器,利用锁相倍频的方式,首次将直接数字频率合成器(DDS)输出的连续波(步进1 MHz)、常规脉冲、重频抖动、重频参差、双脉冲、捷变频信号、组变信号、二相编码和线性调频等信号搬移至0.8~18 GHz频段,外形尺寸为76 mm×70 mm×10 mm,体积约为传统类似频率综合器项目的1/20,具有工作频带宽、频率高、体积小等优点。

基于改进型RBF神经网络的直接数字频率合成器设计

提出了一种基于改进型径向基函数(Radial basis function,RBF)神经网络的高性能直接数字频率合成器,相比于传统的直接数字频率合成器避免了相位截断误差并降低了资源消耗。为了进一步提高RBF神经网络的训练效率及稳定性,提出一种改进型的RBF神经网络训练算法。该算法在粗调阶段,利用K-means++算法快速确定初始激活函数中心,使激活函数中心分布更加合理;在细调阶段则采用L-BFGS-B算法,对粗调阶段得到的最佳中心进行精细调整,进一步降低输出误差。通用FPGA平台的实验结果表明,基于改进型RBF神经网络的直接数字频率合成器当输出时钟频率为1.53 MHz时,无杂散动态范围为85.26 dB,相位噪声为-90.50 dBc/Hz@100 kHz,且无需占用额外ROM资源。

基于STC51的DDS频率合成信号源的设计与实践

利用STC51单片机结合DDS技术和DAC芯片应用,设计并制作信号源,实现了对正弦波、方波、锯齿波、三角波的不同波形的精确合成。通过对STC51单片机的程序设计和DAC芯片的应用,研究了改善基于单片机和数字信号处理技术合成信号质量的一种有效方法,可延缓当提出的要求超过硬件性能时所造成的波形质量下降的程度。实验结果表明,所设计的系统能够稳定、准确地输出产生各种波形信号,并且具有较高的信号质量和稳定性。

混合集成YIG频率合成器设计

将YIG振荡电路与控制单元、锁相单元进行混合集成制作频率合成器。首先介绍了YIG频率合成器的基本原理,在此基础上提出了混合集成的设计思路和具体设计措施。重点提出采用“永磁偏置”和“无加热器”方案降低体积和功耗,采用“均磁”措施提升磁场均匀性,采用YIG小球与永磁体互补法降低频率温漂,实现了YIG频率合成器的小型化和低功耗设计。其体积较常规YIG频率合成器减小约2/3,功耗仅约3.6 W,相位噪声性能与常规YIG频率合成器相当。最后指出了这种混合集成一体化结构设计的适用性,即混合集成一体化结构设计思想不仅适用于YIG频率合成器,也适用于多功能YIG滤波组件的集成化设计,但也存在不足和局限性。

激光陀螺机抖控制的DDS锁相频率合成方法及其国产化设计

激光陀螺通常采用数模转换器(DAC)配合模拟乘法器产生正弦自激振荡的机抖控制方式,乘法器模块现阶段没有国产化替代方案,存在自激振荡在高低温条件下偶发不起振问题。因此,选用国产化微处理器MCU配合DAC替换乘法器模块,采用捕获抖动过零信号快速获得控制相位,使用PI控制器进行相位-频率差运算,采取查找表方式实现频率合成,输出周期驱动信号(正弦信号或三角波信号),实现抖动偏频闭环控制。所提方案在某三轴一体小型化三自惯组产品50型陀螺控制系统中应用,实现了关键器件的国产化替代设计,且陀螺系统固定位置百秒计数均值的标准方差优于5‰。

一种低附加相位噪声的频率合成方法

频率源的相位噪声水平直接制约雷达的性能上限,因而低相噪频率合成技术是高性能雷达系统的一项关键技术。现有低相噪频率合成方法常用高次倍频实现,整体性能上严重依赖于低相噪晶振,成本一直居高不下。对此,提出一种低附加相位噪声频率合成方法,即采用最小化链路上附加相位噪声的技术,用普通恒温晶振级联低相噪放大器、梳状谱发生器和锁相环,最终实现低相位噪声的频率合成。实测数据表明,本文方法以100 MHz普通恒温晶振为参考,积分区间[1 kHz,30 MHz]的时间抖动为11 fs,频率合成在5.8 GHz载波的相位噪声为-119 dBc/Hz@1 kHz,积分区间[1 kHz,30 MHz]的时间抖动为13.7 fs,总附加时间抖动为8.17 fs,附加相位噪声仅1.9 dB,达到了业界领先水平,能够有效提升毫米波雷达系统的成像性能,优于传统频率合成方法。

基于Matlab的锁相环频率合成器教学实践

通信系统性能好坏很大程度上取决于有没有一个良好的同步系统。在“通信原理”课程中提到了基于锁相环的同步系统,但是对这部分内容介绍简单,没有系统的推导以及结论。基于Matlab的锁相环系统,能够得到不同参数下的锁相环的环路滤波器幅频响应和闭环响应,在Simulink工具箱中,设计一个基于锁相环的频率合成器,让学生可以较好地掌握锁相环相位锁定的原理以及同步系统,为“通信原理”课程学习提供了支持。

一种高频锁相频率合成器的设计与实现

为满足高频率信号基准的需求,设计了5.5GHz频率的锁相频率合成器。采用电荷泵锁相环(CPPLL)为核心器件,组合适配的压控振荡器(VCO),再搭配环路滤波器与反馈网络,并且使用MCU控制板与上位机软件进行参数配置,完成了目标频率的输出。实践证明方案可行有效,输出的信号频率不仅误差小,并且具有较好的杂散抑制,可为同类方案的设计和调试提供一定参考。

Ka频段小型化低功耗超宽带低相位噪声频率合成器的设计

传统的频率合成器设计难以兼顾小型化、低功耗、超宽带且低相位噪声的集成需求,因此研究频率合成器的设计原理,详细剖析频率合成器的关键电路设计方法。实验结果表明,所提出的频率合成器不仅成功覆盖了Ka频段,而且在100 Hz偏移下展现出的相位噪声水平优于-76 dBc·Hz^(-1),加之操作过程中的动态功耗被控制在不超过5 W的范围内,符合设计需求。

基于QT的频率合成器自动测试系统研究与设计

针对现有某设备频率合成器模块的测试主要依赖人工测试,存在测试过程复杂、重复操作较多、效率低下且人为获取结果容易造成偏差或错误及产品性能可靠性不高等问题,研究设计了一种基于应用程序开发框架(Qt Toolkit,QT)的自动测试系统。通过设计测试工装,调用VISAI/O库与编写SCPI命令完成对测试工装、仪器仪表和频率合成器的程控设置,实现测试指令的自动下发及测试结果的自动获取、分析与处理。验证结果表明,该系统具有效率高、稳定性强、可靠性高等优点,为产品的生产交付提供了坚实有效的保障,具有重要的实用价值。

一种小型化宽频带频率合成器的国产化替代设计

由于国产化要求越来越高,基于微波毫米波系统的频率合成器的设计不仅需要满足小型化、宽频带等要求,更需要能够实现芯片选型的国产化。文章介绍了进口和国产化两种X~K波段频率合成器的设计方案及芯片选型。两种X~K波段频率合成器是采用锁相环技术实现的,都具有频带宽、相位噪声低、杂散低等特点。主要指标:进口产品输出频率范围为10GHz~20GHz,国产化产品输出频率范围为8GHz~20GHz,在偏离1KHz处相位噪声都要优于-97dBc/Hz,同时在偏离10KHz处相位噪声优于-100dBc/Hz,杂散抑制优于70dBc。由最后的测试结果可知,采用国产芯片设计的频率合成器与进口芯片设计产品相比性能相似且体积更小,可以很好的替代实现相关功能。

基于4046A的频率合成器仿真设计与实现

为深度学习锁相环的原理和应用,阐述了锁相环与锁相环频率合成器电路工作原理,利用4046A锁相环芯片设计频率合成器的仿真实验和实际测试,并对仿真实验波形进行了分析,在实践过程中对锁相环与频率合成器有进一步的了解与认知。实验结果表明,基于4046A的频率合成器设计易行且调试方便,有很大的实用价值。

一种小体积X波段频率合成器设计

介绍了一种小体积频率合成器的设计,该频率合成器通过直接数字频率合成器(DDS)产生线性调频信号,通过锁相环产生固定二本振信号,通过锁相环(PLL)与2倍频器产生一本振信号,通过变频部分完成二次混频产生射频激励信号。同时采用现场可编程门阵列(FPGA)完成DDS控制以及与系统通讯,电源控制部分产生各种电源。

10 kW DAM中波广播发射机频率合成振荡器及缓冲放大板原理分析

中波广播发射机一般由射频系统、音频调制系统、天馈线系统、监测控制系统和电源供电系统等组成,其中射频系统包含频率产生、缓冲放大、功率合成等部分,是决定中波发射机多项关键参数的重要环节。该文着重分析讲解频率合成振荡器及缓冲放大板这2个部分的电路原理与快速排查检修要点,为中波广播发射机的检修维护提供理论和技术支持,供读者参考。

应用嵌入式微控制器的数字频率合成实现方法

无需专用集成电路,仅由嵌入式微控制器实现直接数字频率合成(DDS)而生成波形信号具有经济、灵活、可靠等优点。借助嵌入式微控制器内的定时器、直接存储器存取(DMA)与数模转换(DAC)等片上外设,提出基于定时中断和DMA实现DDS生成波形信号的方法。基于定时中断实现DDS生成波形信号的方法无需借助片上DMA,对嵌入式微控制器的要求较低。基于DMA实现DDS生成信号的方法,数据从信号预存区到DAC的传送由并行于CPU工作的DMA完成,支持较高的DDS时钟频率。以正弦信号为例,采用中高端嵌入式微控制器对实现DDS生成信号的两种方法进行实验,结果表明,基于定时中断与DMA的两种方法均能生成波形优异、幅度稳定的信号,但DMA法支持更宽的信号频率范围。

基于ADF4356和HMC703的宽带低相噪频率合成器的设计

本文介绍了一种基于ADF4356和HMC703的宽带低相噪频率合成器的设计,对主要性能指标进行了理论分析,并给出了硬件电路框图,实际应用表明,采用该电路可实现宽带低相噪频率输出,具有电路简单、性能高、成本低、可靠性高等特点,具有很高的使用价值。