32位同时多线程微处理器的ALU设计

针对传统ALU存在较大硬件资源浪费的缺点,提出了一种指令执行并行度宽、资源利用率高的同时多线程ALU。同时多线程ALU由7个并行的部件组成。每个部件高效的执行两个线程的指令。这种由7个部分组成的分布式ALU提高了指令并行执行的宽度,大大降低了水平浪费和垂直浪费。对微处理器ALU进行功能验证与仿真,并用综合工具完成逻辑综合。

同时多线程微处理器分布式保留站结构的数据流技术

为提高同时多线程微处理器数据流指令高效并行执行性能,提出一种7个部分组成的分布式保留站结构.分布式保留站结构的同时多线程微处理器中采用了线程独占重排序缓冲的提交机制及能够快速访问且硬件复杂度低的寄存器堆.两线程指令执行的结果表明数据流指令的并行度得到明显提高.对保留站、重排序缓冲提交机制及寄存器堆协同工作的功能进行验证与仿真,用综合工具完成逻辑综合.

同时多线程微处理器结构的性能功耗研究

为同时多线程微处理器结构建立的准确的功耗评估模型,将可给出该结构中各部件的功耗使用情况,进而可通过调整部件电压或优化部件结构的方法,达到减少整体功耗的目的;同时,此功耗评估模型也可以作为高层功耗优化研究的测试平台,为系统级、软件级功耗优化研究提供支持。

多核、多线程处理器的低功耗设计技术研究

随着微处理器设计技术和半导体制造工艺的进步,芯片的规模和复杂度急剧增大,超高的功耗密度时系统稳定性造成很大影响,功耗壁垒已经成为提升微处理器性能的最大障碍。本文介绍了低功耗设计的基本原理、研究内容、设计方法,分析了CMP和SMT体系结构的功耗需求和特性,讨论了不同的功耗优化策略在两种体系结构下的适用程度以及对性能造成的影响。针对多核、多线程体系结构,着重从系统级、结构级和电路级等不同抽象层次时典型的功耗优化技术做了讨论。最后,展望了未来微处理器低功耗设计技术的发展趋势。

面向FT1000微处理器的STREAM并行计算与优化

STREAM是微处理器上内存性能的基准测试程序,在多核多线程FT1000微处理器上发挥高性能是具有挑战性的研究工作。基于多级Cache结构,优化STREAM四个程序的指令流水线,根据寄存器数,设计了多级循环展开方法,根据指令延迟和Cache行的大小确定数据预取的数目,使用汇编语言编写了优化子程序。基于OpenMP并行环境,设计了STREAM并行程序,优化了局部化数据分配方式。数据测试结果表明,优化后的STREAM的性能比原始串行程序性能提高了19.2%-64.2%。优化后,并行程序的最高访存性能达到8.5GB/s,对比优化前的最高访存性能最大提高了22.7%。

实时微处理器体系结构综述

实时应用已经成为嵌入式应用中一类快速崛起的典型应用。作为实时系统的核心部件,实时微处理器体系结构是微处理器领域的一个重要研究方向。与通用处理器追求最大吞吐量不同,实时处理器要求具有紧凑且可计算的最坏执行时间。传统的实时处理器往往采用较为简单的处理器结构,避免复杂结构引入执行时间的不确定性。随着实时应用对处理器性能需求越来越高,实时处理器正逐渐向多线程与多核结构发展。在多线程与多核处理器中,共享资源竞争导致实时系统的确定性变差,对实时处理器体系结构带来了更大挑战。对实时微处理器体系结构进行综述,首先从指令集、微体系结构、存储、I/O、任务调度等多个方面对传统实时处理器进行分析;然后分别对采用多线程与多核结构的高性能实时处理器展开分析;最后对几种商用实时处理器结构进行比较,总结实时处理器发展现状与未来发展趋势。

微处理器的现状及发展

从1971年第1个微处理器芯片4004诞生以来，微处理器走过了26个年头，如今又面临一个转折的关头，未来微处理器如何发展是人们关心的核心问题。本文先对微处理器的现状作一介绍，展望它的未来发展，深入分析微处理器体系结构继超标量技术后可能的几个主要发展方向（VLIW、单芯片多处理器、多线程等）的优劣。

MIPS将推出64位多核、多线程处理器IP——Prodigy

美普思科技公司（MIPS Technologies,Inc）宣布，将推出64位处理器架构和多核、多线程（Simultaneous Multi-Threading,SMT）技术相结合的IP内核。

基于现代通用处理器的数据库优化综述

随着硬件技术的不断发展,计算机性能不断加强,数据库的性能也日益提高。但也造成了一些新问题,比如Cache延迟的加剧、Cache访问冲突等。针对这些新问题,按照各种优化技术的分类,深入分析了近10年来现代处理器用于数据库算法优化的各种研究成果,并展望了未来基于新硬件的数据库优化的发展趋势。

苹果电脑将于2006年开始使用英特尔微处理器

近日，英特尔在台北的COMPUTEX 2005上透漏了接Dothan班的Yonah双核心处理器的一些技术细节。Yonah双核心处理器将会使用65nm制程。拥有1．51亿个晶体管。其前端总线将达到667MHz，同时还会采用Smart Cache智能动态分配缓存技术和Hyper-Threading多线程技术．两个核心共用一条总线和2M二级缓存。动态缓存技术能够更加充分灵活的使用系统中的所有缓存，

SMA处理器中的持续优化技术

前瞻多线程结构 (SMA)是在超标量前瞻执行技术和多线程技术的基础上结合了二者的优点而发展起来的 .首先研究了 SMA模型的特点 ,指出了 3个关键性能要素 :现场负载不均衡、线程间控制前瞻失效与线程间数据前瞻失效 .为了有效地开发 SMA结构的潜能 ,引入了若干启发式规则 ,设计了基于线程的动态轮廓采样机制 ,并在此基础上实现了一个持续优化框架原型 .对上述优化规则的模拟表明 ,该优化原型能够较好地完成线程优化任务 ,有效地开发 SMA结构的性能潜力 .

基于PID动态调节乱序处理器指令吞吐量的方法

同时多线程处理器(SMT)能并行发射指令,大大地提高了超标量微处理器的指令吞吐量,但也使得计算时间难以预测。本文提出的一种面对程序突变的SMT指令吞吐量平稳化的调节方法。首先讨论提高SMT上程序执行时间可预测性的途径,接着分析指令吞吐量的高度可变性,然后引入动态电压频率(DVFS)调节机制和变速积分PID反馈调节来平稳SMT的指令吞吐量,达到计算过程的可预测性,从而满足多媒体流计算根据所需的计算资源对硬件进行配置的需要。

SMA:前瞻性多线程体系结构

提出了一种新的ＩＬＰ处理器体系结构——前瞻性多线程体系结构，简称ＳＭＡ．它结合了前瞻性执行机制和多线程执行机制，以整个线程为步长进行前瞻性执行，多个线程并行执行并且共享处理器硬件资源．这样，处理器既通过组合每个线程的指令窗口形成一个大的动态指令窗口，开发出程序中更大的ＩＬＰ，又利用多线程执行机制屏蔽各种长延迟操作，达到较高的资源利用率；介绍了ＳＭＡ执行模型，并讨论了ＳＭＡ处理器的实现和其中的关键技术．这些关键技术包括：线程控制、分布式寄存器重命名、指令发射执行、中断处理和处理器对编译优化的要求．性能分析结果表明ＳＭＡ处理器可以适应各种不同类型的程序，以达到高性能，如果采用较好的编译支持和线程预测算法。

编译指导的多线程低功耗技术研究

多线程和低功耗将是研究下一代微处理器结构所要解决和实现的重点目标之一 .提出了一个在 SMT体系结构中通过动态调整 CPU执行频率降低功耗的计算模型 ,进一步分析和讨论了如何在编译时识别具有可使处理部件降低频率执行的期望区间 ,并给出了调整频率和能量分析的计算模型以及编译实现策略 ,目的是在不降低或不明显降低程序执行性能的情况下 ,显著降低处理器的功率 /能量消耗 .理论上该模型也可以用于

多线程体系结构的几个核心问题

多线程计算机是控制流计算机与数据流计算机发展的融合，它是一种多指令流多数据流（ＭＩＭＤ）计算机，其特征首先表现在体系结构上。本文分析了多线程体系结构若干核心问题，并对多线程计算机的性能评价方法展开了初步的探讨。

EDSMT微体系结构研究

本文提出了一种多线程微处理器微体系结构EDSMT。EDSMT有效结合显示并行指令计算 EPIC和动态同时多线程DSMT技术,通过软、硬件协同的方式充分开发和有效支持多个层次的并行性。EDSMT能够降低硬件设计的复杂性,提高微处理器性能。

基于SMT技术在性能安全性上的一种方法研究探讨

本文主要讨论基于SMT技术在性能安全性上在一实施示例中的研究探讨,使其能够在平台上高效率地运行,实现性能安全性的提高和广泛应用。

微处理器与DSP

无时钟ARM9处理器；高性能多线程34K内核；用于高性能多媒体系统的600MHz微处理器；