期刊文献+
共找到8篇文章
< 1 >
每页显示 20 50 100
基于训练方式的存储器时钟信号的自适应同步
1
作者 陆辰鸿 胡越黎 周俊 《上海大学学报(自然科学版)》 CAS CSCD 北大核心 2015年第4期393-401,共9页
存储器是现代电子系统的核心器件之一,常用于满足不同层次的数据交换与存储需求.然而频率提高、时钟抖动、相位漂移以及不合理的布局布线等因素,都可能导致CPU对存储器访问稳定性的下降.针对同步动态随机读写存储器(synchronous dynamic... 存储器是现代电子系统的核心器件之一,常用于满足不同层次的数据交换与存储需求.然而频率提高、时钟抖动、相位漂移以及不合理的布局布线等因素,都可能导致CPU对存储器访问稳定性的下降.针对同步动态随机读写存储器(synchronous dynamic random access memory,SDRAM)接口的时钟信号提出了一种自适应同步的训练方法,即利用可控延迟链使时钟相位按照训练模式偏移到最优相位,从而保证了存储器访问的稳定性.在芯片内部硬件上提供了一个可通过CPU控制的延迟电路,用来调整SDRAM时钟信号的相位.在系统软件上设计了训练程序,并通过与延迟电路的配合来达到自适应同步的目的:当CPU访问存储器连续多次发生错误时,系统抛出异常并自动进入训练模式.该模式令CPU在SDRAM中写入测试数据并读回,比对二者是否一致.根据测试数据比对结果,按训练模式调整延迟电路的延迟时间.经过若干次迭代,得到能正确访问存储器的延迟时间范围,即"有效数据采样窗口",取其中值即为SDRAM最优时钟相位偏移,完成训练后对系统复位,并采用新的时钟相位去访问存储器,从而保证读写的稳定性.仿真实验结果表明,本方法能迅速而准确地捕捉到有效数据采样窗口的两个端点位置,并以此计算出最佳的延迟单元数量,从而实现提高访问外部SDRAM存储器稳定性的目的. 展开更多
关键词 同步动态随机读写存储器 延迟电路 训练 自适应
下载PDF
多路读写的SDRAM接口设计 被引量:10
2
作者 赵丕凤 徐元欣 +1 位作者 赵亮 李式巨 《电子技术应用》 北大核心 2002年第9期11-13,共3页
介绍SDRAM的主要控制信号和基本命令时序,提出一种应用于解复用的支持多路读写的SDRAM接口设计,为需要大容量存储器的电路设计提供了新思路。
关键词 多路 SDRAM 解复用 接口 同步动态随机存储器
下载PDF
一种面向写穿透Cache的写合并设计及验证 被引量:2
3
作者 梅魁志 李国辉 张斌 《西安交通大学学报》 EI CAS CSCD 北大核心 2010年第4期1-4,共4页
为了利用片上缓冲技术来提高处理器应用性能,提出一种面向写穿透Cache的写合并设计方法.使用同步动态随机存储器(SDRAM)的单个写方式和片上写缓冲器,对SDRAM一行内的局部数据采用写合并策略,由此提高了外部存储的访问效率,同时给出了连... 为了利用片上缓冲技术来提高处理器应用性能,提出一种面向写穿透Cache的写合并设计方法.使用同步动态随机存储器(SDRAM)的单个写方式和片上写缓冲器,对SDRAM一行内的局部数据采用写合并策略,由此提高了外部存储的访问效率,同时给出了连续和单个Cache读写的缓存与内存的数据一致性策略.在寄存器传输语言(RTL)仿真环境下使用mp3解码对Leon2处理器进行数据测试,结果表明:在缓冲区优化为3行8列的参数下,SDRAM每次行开启平均进行7.8个字的写入操作,外存的读写效率由12%提高到19%;在TSMC0.18μm工艺下,综合后面积为0.263mm2,流片后工作主频为100MHz. 展开更多
关键词 穿透 合并 处理器 同步存储器 效率
下载PDF
基于SOPC的Flash数据烧写 被引量:3
4
作者 王晓雁 黄孜理 汪一鸣 《装备制造技术》 2007年第3期35-37,共3页
随着EDA技术的发展和可编程逻辑器件性能的不断提高,可编程片上系统技术为系统设计提供了一种简单、灵活、高效的途径,而NiosII嵌入式处理器是Altera公司新近开发的可编程片上系统解决方案。本文简单介绍了基于NiosII的可编程片上系统... 随着EDA技术的发展和可编程逻辑器件性能的不断提高,可编程片上系统技术为系统设计提供了一种简单、灵活、高效的途径,而NiosII嵌入式处理器是Altera公司新近开发的可编程片上系统解决方案。本文简单介绍了基于NiosII的可编程片上系统的系统设计,并以Flash数据烧写为实例,讨论了在应用过程中遇到的一些问题和解决方案。 展开更多
关键词 可编程片上系统 嵌入式处理器 FLASH烧 同步动态随机存储器
下载PDF
高速SDRAM控制器的嵌入式设计 被引量:3
5
作者 邓耀华 刘桂雄 吴黎明 《计算机工程》 CAS CSCD 北大核心 2010年第16期216-218,共3页
为适应高数据吞吐速率的应用场合,在分析同步动态随机存储器(SDRAM)控制器工作原理的基础上,研究支持高数据处理效率可连续读写操作的存储控制算法。利用现场可编程门阵列设计SDRAM嵌入式存储控制器,采用CMD命令形式,根据猝发长度分配... 为适应高数据吞吐速率的应用场合,在分析同步动态随机存储器(SDRAM)控制器工作原理的基础上,研究支持高数据处理效率可连续读写操作的存储控制算法。利用现场可编程门阵列设计SDRAM嵌入式存储控制器,采用CMD命令形式,根据猝发长度分配连续读写延时,通过数据通道控制与读写操作协同工作提高数据处理效率。测试结果表明,该控制器运行频率高于100 MHz,数据处理效率大于95%,适用于视频采集数据缓存及大型LED显示控制中。 展开更多
关键词 同步动态随机存储器 现场可编程门阵列 连续指令
下载PDF
ADSP2106X扩展片外EDRAM的方法
6
作者 王瑞峰 米根锁 《计算机工程与设计》 CSCD 北大核心 2008年第5期1172-1173,1206,共3页
在设计ADSP2106X的应用系统时,有时需要在其外部扩展大容量的存储器。EDRAM具有速度快、容量大的特点,因此可给ADSP2106X扩展片外EDRAM以满足应用需要。在对ADSP2106X片外存储结构、扩展外部存储器所用信号及连接方法、等待模式和EDRAM... 在设计ADSP2106X的应用系统时,有时需要在其外部扩展大容量的存储器。EDRAM具有速度快、容量大的特点,因此可给ADSP2106X扩展片外EDRAM以满足应用需要。在对ADSP2106X片外存储结构、扩展外部存储器所用信号及连接方法、等待模式和EDRAM构成及工作原理进行分析的基础上,设计了ADSP2106X和EDRAM DM2202J-15的接口电路,对该电路的信号连接及作用、时序控制和整个电路的工作过程进行了深入分析,并说明了在编写程序时对存储器的设置问题。实验结果表明,该接口电路工作正确可靠。 展开更多
关键词 数字信号处理器 存储器扩展 增强型动态随机存储器 现场可编程门阵列 刷新
下载PDF
eDRAM高速读写和紧凑式电荷转移刷新方案
7
作者 程宽 马亚楠 +2 位作者 孟超 董存霖 林殷茵 《复旦学报(自然科学版)》 CAS CSCD 北大核心 2012年第1期33-42,共10页
提出了一种采用逻辑工艺、访存速度优化、降低刷新功耗的动态随机存储器(DRAM),使其在嵌入式系统的设计与制造中易于与高性能逻辑电路融合.采用读写前置放大的高速读写方案,使DRAM读写速度得到了优化;采用紧凑式电荷转移刷新替代传统刷... 提出了一种采用逻辑工艺、访存速度优化、降低刷新功耗的动态随机存储器(DRAM),使其在嵌入式系统的设计与制造中易于与高性能逻辑电路融合.采用读写前置放大的高速读写方案,使DRAM读写速度得到了优化;采用紧凑式电荷转移刷新替代传统刷新方案,在降低了刷新功耗的同时,缩短了DRAM的刷新时间开销,提高了DRAM的数据可访问性.仿真结果表明:与传统方案相比,在3ns时钟周期下,存储器写操作时间为3ns,减少了23%;数据访问时间为1.8ns,减少了15%;在刷新模式下,灵敏放大器功耗降低了58%,同时刷新时间降低了43%. 展开更多
关键词 动态随机存储器 逻辑工艺 高速 紧凑式电荷转移刷新
原文传递
硬件:新型内存一览
8
作者 罗松林 《电脑知识与技术(过刊)》 2000年第S4期34-35,共2页
内存是计算机中的一个重要部件,它的主要工作就是储存硬盘和 CPU之间的交换数据。由于内存的速度比硬盘快得多,减小了 CPU读取 /写入数据的时间,从而起到了一种缓冲区的作用,因此高速的内存可以加快计算机的总体性能。例如在 3D游... 内存是计算机中的一个重要部件,它的主要工作就是储存硬盘和 CPU之间的交换数据。由于内存的速度比硬盘快得多,减小了 CPU读取 /写入数据的时间,从而起到了一种缓冲区的作用,因此高速的内存可以加快计算机的总体性能。例如在 3D游戏中,内存子系统就是相当关键的部分, RAM的容量会直接影响到游戏运行的流畅性。进入 21世纪之后,内存产品也达到了一个新境地,各厂商都大力推广自己的新型产品,下面介绍六种新型内存。   一、带高速缓存的动态随机存储器: CDRAM(Cached DRAM)  CDRAM是日本三菱电气公司开发的专有技术。这种内存通过在 DRAM芯片上集成一定数量的高速 展开更多
关键词 SDRAM 内存单元 同步动态随机存储器 数据传输率 存储器 工作频率 服务器 RAMBUS 硬件 高速数据传输
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部