基于FPGA的数字分接器及同步复接器设计

随着通信系统对数据传输容量和传输速率的要求越来越高,数字复接和分接技术在数字通信系统中的地位越来越重要,复接器和分接器成为通信系统中的基本器件,基于FPGA对其进行了建模和设计。用FPGA设计的分接器和复接器最大的优势是使用灵活,可以作为IP核集成到其他模块中,分接器和复接器的参数可以灵活调整。复接器是基于时分复用原理,把几路低速码流合并成合路高速码流,分接器是将合路高速信号还原成低速支路信号。用4路信号对复接器和分接器进行了测试验证,并给出了内部各个模块详细的时序图。测试结果表明,整个系统结构简单,处理延时小、工作效率高。