基于DDS的同步相位信号源的设计

针对重离子加速器(HIRFL)的低电平相幅稳定系统,设计了以同步置位直接数字频率合成器(DDS)技术为基础的同步相位信号源作为系统的不同频、严相位的基准信号源。以FPGA芯片为核心,采用VHDL语言设计各功能模块,简化了设计过程,便于升级。经过电路设计、模块仿真和现场测试,验证了设计的正确性。测试结果表明:该系统具有可靠性高、精度高、稳定度高、频率范围宽、便于控制等优点。

集成计数器实现任意进制计数器的方法

叙述中规模集成计数器功能,通过典型实例,对如何应用中规模集成计数器实现任意进制计数器进行探讨,总结出复位法和置位法实现任意进制计数器的方法与步骤。