入网电压控制型逆变器同步速率研究

微电网系统中,电压控制型逆变器由于能提供电压支撑,便于实现运行模式切换而得到广泛应用。而当逆变器输出电压与电网电压之间相角差值较大时,传统的同步控制由于无法控制同步速率,易出现并网冲击过大、电能质量下降等问题。这里在入网电压控制型逆变器的基础上,提出一种速率可控的同步控制策略,通过控制逆变器输出频率,降低逆变器并网造成的冲击。分析了同步速率与暂态冲击电流、谐波含量间的关系,进而对速率选择进行讨论,在保证电能质量的同时兼顾时效性。最后,仿真与实验验证了所提控制策略。

双速率同步采样法在电力系统谐波测量中的应用

将双速率同步采样法用于电力系统谐波测量，导出相应的ＤＦＴ计算模型。仿真结果表明，与单速率方法相比，该算法具有更高的精度。

改进的双速率同步采样法及其傅里叶变换

针对现有的双速率同步采样序列离散傅里叶变换(DFT)的算法是一个经验公式和计算量大的缺陷,提出了一种改进的双速率同步采样法.改进的采样法采用传统的采样间隔补偿方法以平抑对周期信号采样所产生的周期误差,将所有的采样点按时间顺序划分成点数相同的前后两组,对两段中对应点的采样间隔分别给以相同的补偿,将双速率采样问题归结成均匀采样问题,并利用均匀采样的基本理论,导出改进的双速率采样序列 DFT的算法.分析结果表明,与传统补偿方法相比,改进的采样法不仅能有效地抑制采样的周期误差,而且 DFT算法的乘法计算量减少了一半.适用于周期信号的电参数测量与频谱分析.

双速率同步采样在谐波分析中的应用

给出了双速率同步采样法用于谐波分析的算法模型，仿真结果表明，与普通同步采样算法相比，本方法具有更高的精度．

集群通信网络中的高速率位同步技术

采用 FPGA( Field Programmable Gate Array)器件实现高速集群通信中的多路数据同步检测时 ,由于受器件本身性能限制 ,难以设计出具有较高速率的数字锁相环 ( DPLL)电路。本文对采用 FPGA器件设计的高速率位同步电路 ,从通信可靠性角度进行了理论分析和实验 ,性能满足要求 ,而且电路检测最高工作频率可达器件的最高工作频率。

同步多速率系统H_∞控制的J-无损失共轭化设计

针对提升后同步多速率控制器存在的因果约束问题,利用J-无损失共轭因子同H∞控制相关的性质,提出了同步多速率系统H∞控制的J-无损失共轭化设计.这一方法将提升后同步多速率系统的H∞控制问题转化成求解共轭因子的问题,即只需求解相关特征值和Lyapunov方程,就可得到满足因果约束条件的控制器和相应闭环系统的参数化形式,同时对提升控制器的因果约束转化为范数有界真有理稳定传递函数矩阵空间BH∞中任意参数的因果约束,同常规的逼近理论相比具有设计过程简单、计算量小等特点.

双速率同步采样法在谐波间谐波测量中的应用

非同步采样是造成频谱泄露和栅栏效应的根本原因,而频谱泄露和栅栏效应是影响DFT变换谐波测量精度的主要原因。因此采样方法的准确性至关重要。针对传统采样法上存在的误差问题。为此,提出了一种改进后的的双速率同步采样法,该方法在使用传统的采样间隔补偿方法抑制周期信号产生的周期误差后,对补偿后残留下来的误差进行分析,比较残留误差与定时器分辨率Td的大小关系,从而做进一步的补偿,再用均根方值算法进行处理,这样就更有效的减小了误差。最后,仿真结果验证了文中所提方法的有效性。

一种用于信息处理微系统DDR互连故障的自测试算法

为解决信息处理微系统中双倍速率同步动态随机存储器(Double Data Rate,DDR)复杂互连故障的检出效率和测试成本问题,通过分析DDR典型互连故障模式,将单个存储器件的自动测试设备(Auto Test Equipment,ATE)测试算法与板级系统的系统级测试(System Level Test,SLT)模式相结合,提出面向DDR类存储器的测试算法和实现技术途径。并基于现场可编程门阵列(Field Programmable Gate Array,FPGA)器件实现微系统内DDR互连故障的自测试,完成了典型算法的仿真模拟和实物测试验证。相较于使用ATE测试机台的存储器测试或通过用户层测试软件的测试方案,本文所采用的FPGA嵌入特定自测试算法方案可以实现典型DDR互连故障的高效覆盖,测试效率和测试成本均得到明显改善。

信号采集中的同步采样方法

介绍在信号采集中采用的硬件和软件实现两类同步采样方法,并对软件同步采样中通常采用的几种方法做了分析,最后研究了测量信号周期的方法,从而提高人们对信号采集中的同步采样方法的认识。

ADSL用户提速能力评估方法分析

如何根据用户的现状,将其有效合理地提升至网络能力所支持的速率一直是运营商头疼的问题。本文通过对现网ADSL用户的数据分析,给出在用户提速过程中可以参考借鉴的评估方法,该方法已经在广东全省推广,有效支撑了ADSL的提速工作。

交流电量的实时检测技术及实现

针对电力参数的实时高精度检测难题, 介绍了一种用于交流电量 (电压、电流、有功功率、功率因数、频率等) 的采用双速率同步交流采样算法的实时自动检测技术。该系统基于 16位单片机, 以交流电量为检测对象, 通过对工频的跟踪检测和双速率同步交流采样算法, 提高系统的检测精度。文中阐述了该技术的原理、硬件实现和软件设计。经过实践证明, 该技术在电力系统的智能检测中有很大的应用前景。

视频图像采集及网络传输系统的设计

为满足特殊行业对高分辨率视频监控的需求,设计一种基于FPGA(Field Programmable Gate Array)的视频图像采集及网络传输系统。采用IIC(Intel-Integrated Circuit)协议,利用FPGA实现对图像传感器寄存器的配置,图像传感器输出分辨率为1 024×768、帧率为8 Hz、16位数字YCbCr的视频信号至FPGA,FPGA对接收的视频信号按照4 Hz的帧率进行采样存储。采用DDR SDRAM存储器作为帧缓存,接收的视频信号通过FPGA内部的以太网控制器模块打包成以太网数据帧格式,通过物理层芯片接口模块发送到外部物理层芯片,图像传感器采集的视频数据可通过以太网进行远距离传输。该系统设计采用VHDL(Very-High-Speed Integrat-ed Circuit Hardware Description Language)语言实现,并在Xilinx FPGA上验证。验证结果表明,该系统可有效传输高分辨率视频图像。

协议分布式测试系统的性能模型

协议测试领域专家们已经达成共识 :新一代的协议测试系统应该是分布式架构的。本文用广义随机Petri网 (GSPN )对目前提出的几种协议分布式测试框架构造了性能模型 ,进行了性能比较和分析。为了解决状态空间爆炸的问题 ,提出了一种同步变迁实施速率等价法 (STER) ,这种方法能够对具有同步变迁的随机Petri网模型分解求解。

一种避免页迁移的混合内存页管理策略

相变存储器(Phase-change Memory,PCM)具有非易失性、能耗低、密度大等诸多优点,将成为下一代主流存储器.然而,相变存储器的写操作速度慢以及写次数有限的特征限制其立马替代现有主流的双倍速率同步动态随机存储器(DDR系列).为了发挥两种存储介质各自的优势,目前主要采用混合内存的体系结构,该结构不仅包括新型的相变存储器同时还包括传统的动态随机存储器.针对混合内存结构,数据划分变得尤为重要,目前大多数划分算法采用页面迁移作为保障效率和损耗的手段.但是迁移需要消耗大量的处理器资源,同时导致大量不必要的写相变存储器的操作,降低混合内存系统的性能和寿命.为了减少迁移操作带来的效率损失,本文提出一种避免页迁移的混合内存页管理策略(PMP)提高混合内存系统的性能和寿命.该策略最大的优势在于提出了一种基于虚拟内存页的访存行为特征分析方法,能够高效准确的获取各页的访存行为,所以在系统运行过程中避免因页分配错误导致的页迁移操作.实验表明本文提出的避免页迁移的混合内存页管理策略(PMP)能够有效的提高混合内存系统的性能和寿命.

中海油45万t/年合成氨装置异步发电机投励分析和改进

介绍了GE公司制造的膨胀机(131-JX)—发电机(131-JG)的工作原理,着重分析了异步发电机的投入励磁。与同步发电机相比,异步发电机的并网发电过程更加简洁可靠,且具有较高的灵活性。此外,还对继电保护设置提出了改进措施:修改了接地故障保护的定值;将原有定时限零序过流改为反时限过流;为保证零序过流保护的灵敏性,降低了保护起动值,增加了延时时间。

基于C8051F单片机的非正弦波功率表的研制

提出了一种以C8051F高速片上系统单片机为核心的非正弦波功率表的设计。分析了它的测量原理,并进行了误差分析。它具有成本低,频率范围宽,测量精度高等特点。

基于FPGA和DDR的高效率矩阵转置方法

用可编程门阵列(FPGA)作为主处理芯片实现雷达信号处理时,大阶数矩阵转置经常由于双倍速率同步动态随机存储器(DDR)的跳行访问速率而成为系统处理速率的瓶颈。文中分析了DDR的读写机制,对DDR读写时间的组成进行了定量分析,提出了一种提高矩阵转置效率的分块式矩阵转置方法。该方法采用矩阵分块技术,使矩阵转置时DDR的读写速率得以均衡,从而提高DDR读写的平均效率。文中提供了矩阵转置效率的实验室实测数据,验证了该方法的有效性。该方法已在工程实践中得到了成功的应用。

用于高速图像处理的DDR2 SDRAM控制器

为满足图像数据处理对高速大容量存储的需要,设计一种DDR2SDRAM控制器。采用模块化设计方法,通过基础模块、物理层模块、用户接口模块和控制模块实现对DDR2SDRAM的控制。仿真结果与验证结果表明,该控制器能够有效可行,32位数据总线最大传输率达到12.8Gbit/s。

一种基于DDR的PS与PL数据交互方法的设计与实现

针对片上系统芯片中处理系统和可编程逻辑之间数据交互量大的应用,提出了一种基于双倍速率同步动态随机存储器的PS与PL数据交互方法。PS与PL通过访问共同的DDR,按照自定义的协议进行数据交互。将DDR中用于数据交互的空间划分为指令空间和数据空间,PS和PL通过读写指令空间中的指令数据并按照协议分析其所传递的信息,以控制各自的读写进程。PL通过高速片内总线访问DDR,PS利用内存读写工具实现对DDR的读写。测试结果表明该交互方法具有速度快、占用逻辑资源少、使用方便等优点,数据交互速度可达88 MB/s,适用于PS和PL需要实时交互大量数据的应用场景,在基于三维激光雷达的车辆实时高精度定位系统中得到了成功应用。

基于相机连接接口的大图像实时显示系统

采用高速缓存、帧分多路输出,实现一种实时大图像多显示器联合显示系统。该方案采用现场可编程逻辑阵列芯片,利用双倍速率同步动态随机存储器芯片作为数据缓存单元,通过片上同步动态随机存取存储器乒乓缓存数据,将每帧图像数据平均分配并通过相机连接(Camera Link)接口发给上位机显示。通过Chipscope在线调试软件测试,该实时显示系统支持5路Camera Link输出,每路Camera Link图像输出采用12比特位宽,支持最大数据吞吐量为960Mbps,能解决超大尺寸图像因常规显示器显示范围有限而不能在一个显示器上完整显示的问题。