MVSim:面向VLIW多核向量处理器的快速、可扩展和精确的体系结构模拟器

设计了一个面向VLIW多核向量处理器的快速、可扩展、精确的体系结构模拟器MVSim。设计了可扩展的VLIW多核向量处理器模型、多级存储体系结构模型和多核性能模型;实现了指令集架构的节拍精准模拟,Cache、DMA和多核同步部件的高效功能模拟,采用多线程技术实现了多核处理器的高效和可扩展模拟。实验结果表明,MVSim能够准确模拟多核处理器的目标程序执行,模拟结果完全正确,具有良好的可扩展性。MVSim的平均模拟速度分别是RTL模拟和CCS的227倍和5倍,平均性能误差约为2.9%。

面向椭圆曲线密码的处理器并行体系结构研究与设计

在研究椭圆曲线密码算法的处理特征以及有限域层上的并行调度算法基础上,采用指令级并行和数据级并行方法,提出了面向椭圆曲线密码的并行处理器体系结构模型,并就模型的存储结构进行了分析。基于该模型实现了一款验证原型,在FPGA上成功进行了验证测试并在0.18μm CMOS工艺标准单元库下进行逻辑综合以及布局布线。实验证明提出的并行处理器体系结构既能保证椭圆曲线密码算法应用的灵活性,又能够达到较高的性能。

细粒度显式并行体系结构微处理器设计

文章在分析微处理器体系结构发展的基础上，利用文献[1]提出的显式硬件单元控制EHCC技术，设计了一个细粒度显式并行计算微处理器模型。仿真结果表明细粒度显式并行计算将是微处理器体系结构发展的理想方向。

嵌入式RISC处理器体系结构并行技术的研究

本文通过对目前国内外主流嵌入式处理器体系结构创新与发展的研究,着重从处理器体系结构中RISC规则的突破、数据处理、多线程、多核处理器的构成等多种并行技术的应用,对提高系统运行效率和降低运行功耗,作了较为全面的分析,同时研究了这些并行机制的实现技术。研究表明,嵌入式处理器结构中并行技术的应用,是应对目前嵌入式应用高性能、低功耗挑战的有效方法。

面向视觉处理的并行体系结构

视觉处理任务的复杂性决定了算法及体系结构的复杂性,并行处理是计算机视觉领域的重要课题。本文首先分析了视觉计算机任务的特点,讨论了适于不同视觉处理层次的体系结构,提出了多层次、面向任务、紧密耦合的并行结构,并选择流水线结构的图象处理计算机PIPE为低层与部份中层视觉处理、transputer网络为中层和高层处理构成了一个完整的视觉处理并行系统。

并行处理与嵌入式RISC体系结构

本文将从算法级并行处理、指令级并行处理与进程级并行处理等三个方面讨论嵌入式RISC体系结构的设计问题.

并行多线程处理机体系结构分析

并行多线程体系结构处理机由多个逻辑处理机构成,大量的流水线控制部件由所有的逻辑处理机所共享。在每个周期,处理机从多个线程取出多条指令调度执行。另外一个特点,它同时支持指令级和线程级的并行操作。本文分析了PMA工作原理。并给出一个处理机模型。

基于并行处理模型的地震仪器主机系统软件体系结构

主机系统是新一代地震仪器的工作和调度核心。研究并设计了基于线程级并行处理模型的地震仪器主机软件系统体系结构。首先,建立任务模型,对主机软件系统进行任务划分;其次,利用线程管理、任务管理和实时调度,有效地利用硬件多核体系结构,以提高性能。模拟带道能力测试结果表明,在该软件体系结构下实现的主机软件系统带道能力满足1 ms@9 000道要求。

PowerPC体系结构增加向量处理能力

摩托罗拉半导体公司计划利用称作AltiVec的向量处理技术扩充PowerPC体系结构。这种扩充结构不只是增加指令,而是增加一个新的执行单元(见图示)。这种扩充结构对于未来Macintosh计算机的多媒体任务将具有最直接的影响。

网络处理器体系结构分析

文章在阐述网络处理器NP(NetworkProcessor)产生的技术背景的基础上,介绍了网络处理器的功能,分析了网络处理器两种不同的体系结构模型,最后从体系结构方面详细探讨了网络处理器面临的挑战并提出了一些可行的解决方案。

并行数据库系统的体系结构

一、引言 进入九十年代以来,越来越多的应用表明,传统的大型计算机系统缺乏支持高性能联机事务处理和复杂查询操作的能力。当今数据库规模的急剧澎胀、数据库工作负载的日益加重,以及新的应用领域的不断出现和成熟,已使传统的大型计算机达到了性能的极限。例如,美国国家专利局的信息数据库的信息量高达25太字节(1980年)[1],即使使用目前最快的大型机,按每秒处理100兆字节的处理速度,要把这个数据库全部检索一遍,也要花费100小时。设计支持海量数据和满足实时要求的高性能的数据库系,统已经成为数据库研究领域所面临的一项严峻挑战。

高性能通用微处理器体系结构关键技术研究

X处理器是我国自主设计的基于EPIC思想的高性能通用微处理器·介绍了8级流水线和OLSM执行模型,以很少的硬件代价克服了基本EPIC模型的局限性·设计了一种多分支预测结构,支持多条分支指令的并行执行,并通过判定执行减少分支指令的数目;设计了两级cache存储器,提出DTD低功耗设计方法,并通过前瞻执行隐藏访存的延迟·最后,展望了高性能通用微处理器的发展趋势·

网络处理器体系结构和设计技术研究

网络处理器是推动下一代网络发展的核心技术。本文首先分析了网络处理器的基本结构,对其并行处理模型进行了深入研究;然后针对网络处理器体系结构的特点,提出一种数据分析驱动的网络处理器设计方法。本文最后还介绍了网络处理器技术发展的新趋势。

一种基于自由空间光互连的微粒度并行计算机体系结构模型

本文从自由空间光互连ＦＳＯＩ（ＦｒｅＳｐａｃｅＯｐｔｉｃａｌＩｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）和并行处理技术的现状出发，提出了一种采用ＦＳＯＩ的并行计算机模型，这一模型充分利用了ＦＳＯＩ的优点，具有较好的并行效率．

关于可并行执行包的体系结构

在分析抽象数据类型及传统的进程概念的基础上,本文提出了可并行执行包—作为分布式处理系统中的运行、调度单位—和驱动包的概念,讨论其组成、性质、体系结构等问题。作者在自己设计的分布式处理系统中实现了本文提出的思想,并得到了有关的模拟结果。

一种基于专用硬件的并行数据库机体系结构SADM的设计与分析

本文提出了一种基于专用硬件的并行数据库机体系结构SADM方案。在SADM中,采用了由专用VLSI芯片构成的树型结构的多处理单元阵列式关系代数处理器,由存储器阵列构成的数据集结存储器;由专用硬件构成的多个散列/过滤器和一些专用处理机。SADM具有很高的I/O并行性和处理并行性。文中还对SADM的结构并行性进行了分析,并定量地给出了SADM的合理消除性能瓶颈的设计原则。

基于EPIC技术的VLIW并行体系结构分析

介绍了微处理器体系结构的发展和当今微处理器设计中的新理念 EPIC技术 ,并在此基础上分析了 EPIC高性能微处理器 Itanium的 VL

VLSI技术与并行计算机体系结构趋势

随着IC技术的发展,并行计算技术从位级并行到多处理器并行和PAM的出现,为并行计算机体系结构的发展带来新的机遇。本文从技术角度,回顾了并行计算机体系结构的发展历程及趋势。

网络处理器体系结构分析

该文旨在分析网络处理器能够同时满足高性能和灵活性要求的体系结构。而传统的网络设备单纯采用专用芯片或者基于RISC的通用处理器(GPPs),很难兼顾这两者要求。该文根据网络处理器的处理空间,将其映射为5个逻辑模块,这些模块由网络处理器中各个功能部件实现。然后分析了网络处理器的SMP和Pipeline两种并行结构,并进一步分析了隐藏延迟等实现加速的技术。最后分析了网络应用发展变化对网络处理器体系结构设计的挑战,并提出了解决办法。

并行数据库的体系结构

本文从系统结构的角度论述了并行数据库系统的研究内容、技术与方法。