采用吞脉冲技术小数分频器的FPGA实现

给出了一种新型的基于FPGA的吞脉冲小数分频器,推导了小数分频器输出频率与输入频率之间的函数关系,给出了基于MATLAB的数学仿真和基于MAX＿PLUSII的FPGA功能仿真波形。实验结果表明,输出信号频率与预置删除脉冲数之间是线性变化的。

在锁相环吞脉冲频合器中实现可调小数分频

推导出了吞脉冲技术锁相环频率合成器的输出频率Ｆｏ、双模前置分频器的输出频率Ｆｐ和参考频率Ｆｒ之间的关系式．经宽覆盖（１３８．０００～１６７．０００ＭＨｚ）、高稳定度（１０－６）、多通道（每通道间隔２５ｋＨｚ）频合器实验论证，关系式成立．应用此关系式提出了一种新的小数分频理论和实现电路框图，该理论能解决单环频合器中高鉴相频率与高频分辨率之间的矛盾．

一种设计新颖、颇具特色的高速程序分频器

本文介绍的高速程序分频器,电路方案独特,设计简洁新颖。在充分发挥各单元电路逻辑功能的基础上,通过巧妙地连接和组合,使其具有工作频率高(可高达500MHz),功耗低,分频比预置直观,工作稳定可靠的显著特点:是一种性能优越,颇具特色的高速程序分频器。

大规模集成电路在频率合成器中的应用研究

本文提出了一种使频率合成器大规模集成化的新方法，即运用脉冲二次吞除技术，采用Z80A-CTC来实现程序分频器。由于Z804-CrC与Z80A微机系统接口简单，从而使电路结构简化，成本降低，并实现了频率合成器本身的大规模集成化。