一种GDDR6 WCK2CK校准延迟调整方法

相对于低功耗系列的DRAM产品,GDDR6对数据带宽的要求更高,其数据传输速率达到了16 Gbps,因此需要独立的高频数据时钟WCK(4 GHz或8 GHz)来传输读写数据,而命令和地址信息则采用相对低频的时钟CK(2 GHz)来传输。为了同步命令时钟和数据时钟之间的相位,GDDR6采用了WCK2CK校准的概念,通过内部分频器对WCK进行分频,之后再经过鉴相器和CK相位进行比较并将结果反馈给控制器来决定增加还是减少WCK的相位。由于WCK频率很高,其脉冲宽度很小,8 GHz时其脉冲宽度仅有62.5 ps,在WCK2CK校准调整WCK相位的过程中,其脉冲宽度有可能会进一步减小从而在传输的过程中可能被丢失,从而会造成校准失败。本文提出了一种WCK2CK校准时控制WCK的方案,通过在校准时调整WCK相位之前关闭特定周期的WCK,在相位调整结束后再打开WCK时钟,从而避免了脉冲丢失,并且保证了WCK分频后的相位和校准结果的正确性。