低功耗、低噪声电源电路设计

本文通过从噪声类型、排除干扰、进行DC-DC电源设计,来研究一个低功耗、低噪声的电源电路。

电源开关噪声耦合干扰高速信号的分析及优化方法研究

在电子系统中,高速电路设计面临的问题,归根结底是噪声的问题。在实际的高速电路设计生产过程中,仿真模型与实际PCB的偏差、设计的不合理、PCB制板过程中产生的误差等因素,造成信号完整性和电源完整性问题缺乏系统深入的分析。针对此类问题,开展了电源开关噪声对高速信号产生耦合干扰的分析和优化方法研究。首先对信号完整性和电源完整性的理论进行介绍,进而针对某主板设计过程中存在的电源开关噪声耦合干扰高速信号的案例进行理论分析、示波器测试分析、Cadence仿真分析及优化验证,为该类问题提供一个系统的分析解决方案。

一种高电源噪声抑制比的LDO设计

在分析LDO中频段电源噪声抑制比的基础上,采用自适应偏置结构,设计了一种高电源噪声抑制比的LDO电路。通过进一步引入基于高通滤波器的电源噪声抑制增强电路,提升了LDO在中频段电源噪声抑制比。电路采用0.13μm CMOS工艺设计,整个芯片面积为0.123mm2,静态电流为29.3μA,功率管上电压降为0.2V。LDO的电源噪声抑制比在100kHz时为65dB,在2MHz时可达75dB。

一种超低功耗能隙源设计及其电源噪声抑制分析

对一种超低功耗能隙源的电源噪声抑制进行了分析 .给出了简单而又有效的频域分析模型 ,并将其电源噪声抑制实测结果与频域分析模型理论结果及其 SPICE仿真结果进行比较 .在 Charted 0 .35μm CMOS工艺流片实现了这一结构的能隙源 ,实测最低工作电压为 1.3V,工作电流为 7.8μA,基准电压为 5 0 0 m V,温度系数为 4 0 ppm /℃ ,芯片面积为 0 .0 6 mm2 .最后提出了本结构能隙源提高电源噪声抑制的方法 .

一种高效率低电源噪声电荷泵的设计

提出了一种高效率低电源噪声的电荷泵DC-DC转换器设计,采用多增益工作模式,可有效提高在不同输入电源电压下的效率;同时采用低噪声控制方法-线型模式控制方法,既可以减小电荷泵输出电压纹波,又可以减小电源电流纹波,降低噪声。基于CSMC0.6μm BiCMOS工艺,Cadence仿真结果显示,此设计降低了电源噪声,并且在不同输入电源电压下均能保持较高效率,输出轻负载(36mA)时效率可达94%。

机载PD雷达低噪声接收机电源的设计

介绍了某机载PD雷达接收机低噪声电源的设计方案,该方案以运放F741以及PNP功率管为核心,设计了一套PD雷达接收机电源系统。该电源利用PNP管饱和压降小,运放增益大和扰动补偿的特点,使接收机电源系统的各项指标得到提高,保证了接收机的频谱。实际使用的结果证明了系统的有效性。最后给出了5 V/3 A电源实测的结果。

电源噪声滤波器的设计与实现

分析了电源噪声滤波器的基本原理,并对一个电源噪声滤波器实例进行了优化设计,经测试表明该滤波器对10kHz以上的电网噪声衰减效果能达到27dB,对1MHz的噪声衰减效果能达到80dB。

开关电源噪声的产生及抑制方法

分析了开关电源噪声产生的类型、原因及传播方式,根据开关电源结构特性,提出了抑制和消除噪声源、屏蔽噪声、滤除噪声等抑制开关电源噪声的一些措施。

低压降CMOS稳压器的电源噪声抑制分析

通过对低压降CMOS稳压器工作原理的分析,给出了一种频域分析模型。基于此模型,对低压降稳压器的电源噪声抑制进行了分析和研究,得到了低压降稳压器在频域的传递函数;依据此传递函数,给出了改善电源噪声抑制的方法。此外,给出了几种有效提高电源噪声抑制的方法和电路。

面向电源噪声的动态电流测试

电源噪声在深亚微米设计中正变得越来越突出,而因电源噪声引起的电路故障测试也变得越来越重要。本文针对这一情况提出了动态电流测试来实现由电源噪声引起的故障测试。与IddQ测试不同,动态电流测试依据电路中的器件切换时电源电流的动态变化情况来判断电路中是否存在故障。通过仿真分析,动态电流测试是可行的。

直流电源噪声测试仪的校准

直流电源包括直流电源模块在仪器设备中得到了广泛使用,可以夸张的说任何一台仪器都离不开直流电源。该文首先介绍直流电源输出噪声的测量方法,接着介绍了直流电源噪声测试仪的校准参数、校准所需要的标准器以及校准方法,并对校准测量不确定度进行分析。

电源噪声对模数转换器性能的影响

供电质量是影响模数转换器(Analog-to-Digital Converter,ADC)性能的重要因素。为了研究电源噪声对ADC的影响,先从理论上分析了电源噪声对ADC性能的影响,然后设计了一个32 bit的低噪声ADC测试电路,利用电源分析仪给ADC电源加入已知频率和振幅的正弦波作为噪声,测试了该电源噪声对ADC性能的影响。测试结果表明:电源噪声会和ADC的输入信号相互调制,产生互调噪声,其中二阶互调噪声为主要成分。ADC供电电源的低频电源噪声更容易进入信号的频率范围内。测试结果还显示:对于具有高电源抑制比的ADC来说,开关电源的纹波和噪声对ADC的性能影响有限,而带有数字滤波器的ADC可以进一步降低电源噪声对ADC性能的影响。因此在追求电源使用效率的场景下,可以直接使用开关电源给ADC供电,而不必使用低压差线形稳压器(Low-Dropout linear regulator,LDO)供电方式。

一种高电源噪声抑制宽线性范围CMOS压控振荡器设计

给出了一种高电源噪声抑制、高线性范围CMOS压控振荡器的结构:电压调节器用于隔离外部电源以抑制高频与低频噪声,并提供稳定的内部电压给振荡器;振荡器部分则使用双环结构,同时采用改进的V-I电路,提高了VCO电压-频率转换特性的线性范围。在TSMC0.25μmN阱CMOS工艺参数下仿真表明,VCO的输出频率范围为0.081GHz至1.53GHz,控制电压调节范围81%,线性度6.9%。当输出频率为1GHz时,电源电压变化1V引起的输出周期变化为3ps。

电荷灵敏前置放大器消除电源噪声的设计

在高灵敏度光电探测领域,常常采用雪崩二极管(APD)等高增益探测器,这些探测器通常需要上百伏的工作电压,因此电源噪声对探测器的性能影响很大。针对单光子探测的需要,论文提出了一种电荷灵敏前置放大器消除电源噪声的设计,通过采用匹配的差分输入,可以有效抵消电源的共模噪声。论文首先对APD探测器在不同偏压下的结电容进行测试,然后采用可调电容对APD电容进行匹配,用MultiSim对提出的电路进行了仿真分析,最后制作实验电路进行了测试和验证。结果表明:差分输入电荷灵敏前置放大器能够有效消除电源噪声(包括低频噪声和高频噪声),实现高灵敏度的光探测。

开关电源噪声对光纤陀螺精度影响的研究

针对光纤陀螺专用开关电源集成化,分析了PWM波形变化以及开关频率引起的噪声对陀螺精度的影响。测试结果表明:对零漂为0.3 ( )/h的中精度陀螺,开关电源噪声对陀螺精度没影响。

基于锁相环电源噪声引起的周期抖动分析

针对电源噪声在时钟电路的锁相环中引起的抖动问题,通过分析周期抖动和相位抖动与电源噪声间的关系,提出了用于预测电源噪声引起的锁相环抖动峰峰值的计算公式。文中预测的抖动峰峰值与HSPICE的仿真结果间的误差最大为3%,说明了文中公式的有效性。

锁相环电源噪声激起的抖动灵敏度研究

锁相环作为噪声敏感器件,最大干扰源来自电源噪声。为实现系统的高性能,盲目降噪是很多工程师唯一手段。文中指出,不同频点电源噪声对PLL造成的抖动不同,而单纯降噪可能导致过度设计且不能达到目的。文中通过搭建锁相环Spice模型,开发的一款软件作为论证工具来阐述抖动灵敏度概念。

自偏置PLL电源噪声敏感度分析

该文提出一种基于传递函数的有效方法,可以预测自偏置PLL电源噪声引起的抖动性能。PLL的复制偏置调整器的电源噪声敏感度由小信号分析提取,分析表明需要在闭环带宽和电源噪声敏感度之间做权衡。作为例子,该文分析了一款具体的自偏置PLL电路的电源噪声性能,该PLL为一款相位插值CDR提供时钟。所提方法与瞬态仿真的结果进行了对比,结果表明该方法可以预测周期抖动数值,具有相当精度。同样,该方法也对提高自偏置PLL噪声性能有指导意义。

电源噪声对PLL输出特性影响分析

论述了锁相环输出抖动对电源电压灵敏度的概念,此灵敏度概念可以预测特定频率和幅值下电源电压对应的输出抖动,主要针对于电荷泵锁相环进行研究,其中VCO采用LC交叉耦合结构,提出锁相环电源电压噪声对输出抖动影响的评估方法,也为研究其他结构的锁相环噪声性能提供参考。

电源噪声对电子仪器设备的危害及解决策略分析

本文通过对我国交流供电现状的研究,深入分析了电源噪声产生的危害进行,并提出了带有针对性的解决意见,期望可以为电子仪器设备的维修与发展带来一定参考。