集成电路高层故障模型间关系分析方法

集成电路的测试变得日益重要,传统的门级测试虽然效果很好,但是随着电路规模的增大而面临着测试时间太长的困境·高层测试可以很好地缓解测试时间过长的问题,但最大的困难是缺少恰当的故障模型·通过对高层故障模型与门级固定型故障模型间关系可以建立高层故障模型的评估规则,在该规则下可以再对高层故障模型间关系进行分析,以确定彼此间的覆盖关系·归纳模型间的互相覆盖以确定彼此是否包含,这有助于对高层故障模型进行评估,寻找能够对应逼近门级固定型(stuck-at)故障模型的高层故障模型序列,该模型序列有望指导新的测试生成·最后,以对ITC99中标准时序电路的实验来说明该理论方法·

电路故障诊断中探针测试点的筛选算法研究

介绍了基于故障字典的电路故障诊断系统设计及故障定位过程,提出了针对固定型故障的简化探针测试点集合的流域覆盖法的思想,在分析单固定型故障和多固定型故障的基础上给出具体的筛选算法,讨论了单故障诊断与多故障诊断的应用。

基于极小碰集求解算法的测试向量集约简

自动测试向量生成的目的是对特定的故障模型确定1个高质量测试向量集使得芯片(设计)的故障覆盖率达到期望值,在芯片测试中是非常重要的环节.TetraMAX ATPG 2018是众多ATPG工具中功能最强、最易于使用的自动测试向量生成工具,可以在很短的时间内生成具有高故障覆盖率的高质量测试向量集.提出基于极小碰集求解算法的极小完全测试向量集求解算法,通过对测试向量集约简问题重新建模,利用极小碰集求解算法对TetraMAX ATPG 2018产生的测试向量集进行约简.利用这一算法可以有效地缩减测试向量集规模,且保证其故障覆盖率不变,对降低芯片的测试成本有着重要的现实意义.实验针对固定型故障,结果表明:该算法具有良好的约简效果,而且可以保证所得测试向量集中不包含冗余的测试向量.

一种新的小时延测试向量筛选方法

随着集成电路工艺尺寸不断缩小,电路规模不断增大,小时延测试所需的测试向量越来越多,因此小时延测试的成本越来越高。为降低测试成本提出了一种新的小时延测试向量筛选方法。提出的方法用固定型测试向量的组合来检测小时延故障,从组合的测试集中筛选出具有高小时延故障覆盖率的测试向量。最后仅用一个测试集就能同时对固定型故障、跳变故障、小时延故障进行有效的检测,从而大大节省了向量的存储空间。在ISCAS’85和ISCAS’89基准电路上用MinTest测试集进行的实验表明,提出的方法不但有很高的小时延故障覆盖率,而且向量个数的减少最高达到61倍。

PLAUD-Ⅱ:一个全自动MOS PLA的设计系统

可编程逻辑阵列(PLA)的自动设计是80年代以来迅速发展起来的,用以优化设计大规模数字系统的设计技术。PLAUD-Ⅱ是我国第二级IC-CAD系统的PLA自动设计子系统,它在国内首次实现了MOSPLA从逻辑输入到版图生成的自动设计。该系统的研制完成为大规模数字系统的控制逻辑部件的设计自动化打下了良好的基础。

多值逻辑电路测试的敏化路径法研究

多值逻辑和多值逻辑电路近年来得到了越来越多的应用,研究多值逻辑电路的测试,给出了采用敏化路径法计算给定故障测试矢量的方法,并对多故障的测试生成进行了研究。结果表明若同时对故障位置的多条路径进行敏化,则可以方便地求出故障的测试矢量。

容错技术、误差校验、故障诊断、计算机安全

Y99-61803-91 2002947对伪固定型故障与泄漏故障模型的比较研究=A com-parative study of pseudo SIUCk-at and Ieakage fault model[会,英]/Zaehariah,S.T.& Chakravarty,S.//Pro-ceedings of the 12th InternationaI Conference of VLSIDesign.—91～94(EZ)Y99-61803-250 2002948测试Ⅱ(含五篇文章)=TestingⅡ[会,英]//Proceed-rags of the 12th International Conference of VLSI De-sign,—250～275(EZ)本部分收录五篇论文。

其它计算机理论与技术

本文介绍了一种检测数字电路中多重故障用的基于人工神经网络(ANN)的技术。该技术使用不同数量的由故障真值表中产生的随机选择的电路数据。真值表通过在电路中插入随机单个固定型故障而构成。文中描述了采用该技术的诊断流程和 ANN 结构及由样电路产生的测试结果。结果表明,当测试数据选择流程受电路测试矢量指导时,可得到紧凑、高效灵活的ANN 结构。