一种高速高精度全数字SDC转换器设计

SDRC转换器是一种广泛应用于冶金、航海等位置和方位同步指示系统以及火炮、雷达等伺服系统中的传感器.在研究了CORDIC算法原理的基础上,采用FPGA芯片和QuartusⅡ8.0专用FPGA设计软件设计了一种基于该算法的高速高精度SDRC转换器的硬件电路,并通过Synplify Pro8.0进行综合优化,最后给出了Modelsim SE仿真和Synplify Pro综合结果.基于该算法的设计结果表明SDRC转换器相位精度可达到0.02°,电路系统时钟可达200 MHz以上.设计实现了更小的电路规模,优于一般采用查表法结构设计的电路,具有较高的应用价值.

基于CORDIC算法的QDDS信号发生器设计

文章提出了一种采用CORDIC算法实现QDDS信号发生器的设计方法;设计采用VHDL语言描述硬件电路和CycloneⅡ系列FPGA开发平台实现,通过Synplify Pro进行优化综合和Modelsim SE验证。设计结果表明采用CORDIC算法设计的QDDS信号发生器具有运算速度高、电路规模小的特点,优于常用的查表法结构设计的信号发生器。