垂直双扩散结构MOS功率集成电路的设计

提出了一种新型功率集成电路结构的设计方法。通过恰当的版图设计和利用垂直双扩散技术，可以在同一芯片上实现具有效强功率驱动能力的功能电路。这种结构的加工过程同ＶＤＭＯＳ完全兼容，关键技术是采用对接双重扩散形成ＮＭＯＳ结构，为实现芯片中ＮＭＯＳ结构与功率器件结构击穿性能的一致性，图形设计时，应将ＮＭＯＳ单元放置在ＶＤＭＯＳ器件的中心附近以取代部分ＶＤＭＯＳ元胞。通过电路与功率器件的内部连接而形成功率集成电路。

垂直双扩散金属-氧化物半导体场效应晶体管电学法热阻测试中测试电流的研究

本文针对垂直双扩散金属-氧化物半导体场效应晶体管器件电学法热阻测试的关键参数——测试电流的影响因素进行研究,测试电流选择恰当与否是热阻测试的先决条件。通过理论分析和三款典型垂直双扩散金属-氧化物半导体场效应晶体管器件的试验验证,得出一种通过测试电流自升温、测试延迟时间及校温曲线这3个方面有效确定垂直双扩散金属-氧化物半导体场效应晶体管器件电学法热阻测试时测试电流的方法。

大功率射频Si-VDMOS功率晶体管研制

介绍了大功率射频硅-垂直双扩散金属氧化物场效应晶体管(Si-VDMOS)的研制结果,采用栅分离降低反馈电容技术、多子胞降低源极电感技术等,从芯片原理着手,比较分析两种芯片结构设计对反馈电容的影响,以及两种布局引线对源极电感的影响,并研制出了百瓦级以上大功率射频Si-VDMOS功率晶体管系列产品。产品主要性能如下:在工作电压28 V及连续波下,采用8胞合成时,225 MHz输出功率达200 W以上,500 MHz输出功率达150 W以上;进一步增加子胞数量,采用12胞合成时,225 MHz输出功率达300 W以上,同时具备良好的增益及效率特性,与国外大功率射频Si-VDMOS功率晶体管的产品参数相比,达到了同类产品水平。

1000V 4H-SiC VDMOS结构设计与特性研究

设计并优化了一种基于4H-SiC的1000V垂直双扩散金属氧化物半导体场效应晶体管(VDMOS),在留有50%的裕度后,通过Silvaco仿真软件详细研究了器件各项参数与耐压特性之间的关系。经优化,器件的阈值电压为2.3V,击穿电压达1525V,相较于相同耐压条件下的Si基VDMOS,4H-SiC VDMOS的击穿电压提升了12%。此外,击穿时4H-SiC VDMOS表面电场分布相对均匀,最大值为3.4×10^(6)V/cm。终端有效长度为15μm,约为Si基VDMOS的6%,总体面积减小了近1/10。并且4H-SiC VDMOS结构简单,与相同耐压条件下的Si基VDMOS相比,未增加额外的工艺步骤,易于实现。

4H-SiC和6H-SiC功率VDMOSFET的单粒子烧毁效应

对基于4H-SiC和6H-SiC的垂直双扩散MOSFET(VDMOSFET)的单粒子烧毁(SEB)效应进行了对比研究。建立了器件的二维仿真结构,对不同SiC材料构成的器件物理模型及其材料参数进行了修正。利用Silvaco TCAD软件进行了二维器件的特性仿真,得到了两器件SEB效应发生前后的漏极电流曲线和电场分布图。研究结果表明,4H-SiC和6H-SiC VDMOSFET的SEB阈值电压分别为335 V和270 V,发生SEB效应时的最大电场强度分别为2.5 MV/cm和2.2 MV/cm,4H-SiC材料在抗SEB效应方面比6H-SiC材料更有优势。所得结果可为抗辐射功率器件的设计及应用提供参考。

功率VDMOS器件的研究与发展

简要介绍了垂直双扩散功率场效应晶体管(VDMOS)的研究现状和发展历史。针对功率VDMOS器件击穿电压和导通电阻之间存在的矛盾,重点介绍了几种新型器件结构(包括沟槽栅VDMOS、超结VDMOS、半超结VDMOS)的工作原理和结构特点,以及其在制造工艺中存在的问题。对不同器件结构的优缺点进行了比较分析。对一些新型衍生结构(包括侧面多晶硅栅VDMOS、边氧沟道VDMOS和浮岛VDMOS)的特点进行了分析,叙述了新型SiC材料在VD-MOS器件中应用的最新进展,并指出了存在的问题和未来发展趋势。

530～650MHz 20W CW Si-VDMOS场效应晶体管

报道了530-650 MHz 20W连续波Si-VDMOS场效应晶体管的研制结果。该器件采用polySi／WN／Au的多层复合栅技术降低栅串联电阻，采用栅下场氧化垫高技术降低反馈电容，采用穿通型硅外延材料优化导通电阻提高器件工作效率，全离子注入自对准工艺等技术，在上述频带内，连续波，28V工作电压下，静态电流50mA，该器件输出功率达20w，效率达49％，增益大于7．5dB。

钝化层质量对高压功率器件可靠性的影响

针对钝化层质量对高压VDMOS器件可靠性的影响做了研究。通过流片生产中的产品遇到的实际问题,分析了高压VDMOS器件的钝化层可能存在的离子或者受热应力对器件可靠性的不良影响,并在实际工艺和芯片设计上作出了相应的改进,流片验证可靠性得到了有效的改善。

硅高压VDMOS漂移区静态物理模型的一种改进

在Yeong-seukKim等人模型[1]的基础之上,提出了一种改进的VDMOS静态物理模型。该模型特别考虑了VDMOS器件中漂移区载流子的密度分布,并且近似得到了漂移区中泊松方程的解析解。器件模拟软件MEDICI的模拟结果验证了改进静态物理模型的计算精度,与Yeong-seukKim等人的模型相比,改进模型的计算精度有较大的提高。

4H-SiC基半超结VDMOSFET单粒子效应加固研究

研究了"高K栅"介质HfO_2和电荷失配对4H-碳化硅(SiC)基半超结垂直双扩散金属氧化物半导体场效应晶体管(VDMOSFET)单粒子烧毁(SEB)和单粒子栅穿(SEGR)效应的影响,并给出了一种加固结构。研究结果表明,HfO_2介质的应用对器件SEB效应没有影响,但栅氧化层电场峰值降低了83%,对SEGR效应有加固作用。结合HfO_2介质层和增加沟道掺杂浓度两种方法的加固结构,在不影响器件阈值电压的同时,器件的SEB闽值电压为1 290 V,提高了28%;栅氧化层的电场峰值为2.2×10~6V/cm,降低了80%。当N柱区掺杂浓度大于P柱区时,器件的抗SEB能力有所增强,但N柱区掺杂浓度小于P柱区时,器件的抗SEB能力减弱。

考虑准饱和效应的一种改进VDMOS物理模型

在考虑准饱和效应的情况下,给出了能够精确描述漂移区纵向电场对电子迁移率影响的微分方程,建立了包括用解析方法求解该方程、漂移区电压降求解方法等在内的一整套处理方法,并由此提出了VDMOS的一种改进物理模型。计算结果表明,与Kim Yeong-Seuk等人提出的模型相比,该改进模型在更大的工作电压范围内都具有较高的计算精度,特别是在VDMOS发生准饱和效应时,计算精度有较大程度的提高,更加符合MEDICI的模拟结果。

200 mm硅外延片厚度和电阻率均匀性工艺调控

研究了影响垂直双扩散场效应晶体管(VDMOS)器件用200mm硅外延片厚度和电阻率等参数均匀性的关键因素。采用Centura型常压单片式外延炉,系统研究了生长温度、温度梯度、载气流量以及自掺杂抑制措施对200mm外延层表面质量、厚度、电阻率均匀性的影响机制。结果表明,在载气总流量为80L/min、外延生长温度为1125℃的条件下,通过设计2μm的基座浅层包硅厚度,以及高达6μm/min的生长速率等多项自掺杂抑制措施,成功使同一热流场系统内薄层和厚层硅外延片均达到片内厚度不均匀性小于1.0%、电阻率不均匀性小于1.5%的水平,满足VDMOS器件的使用要求。

基于变化电子流向的一种高压VDMOS静态物理模型

研究了高压VDMOS内部电子流向的变化,提出了其近似解析表达式,在此基础之上,求得了电子密度分布变化的解析表达式,从而建立了高压VDMOS的一种改进静态物理模型。计算结果表明,由于这一模型是基于更为合理的电子流向变化和电子密度分布变化的解析表达式而建立的,所以与Yeong-seuk Kim等人模型和参考文献[2]的模型相比,在较大的工作电压范围内,其计算精度的提高都是非常显著的。

一种200V/100A VDMOS器件开发

分析了功率MOSFET最大额定电流与导通电阻的关系,讨论了平面型中压大电流VDMOS器件设计中导通电阻、面积和开关损耗的折衷考虑,提出了圆弧形沟道布局以增大沟道宽度,以及栅氧下部分非沟道区域采用局域氧化技术以减小栅电容的方法,并据此设计了一种元胞结构。详细论述了器件制造过程中的关键工艺环节,包括栅氧化、光刻套准、多晶硅刻蚀、P阱推进等。流水所得VDMOS实测结果表明,该器件反向击穿特性良好,栅氧耐压达到本征击穿,阈值电压2.8V,导通电阻仅25mΩ,器件综合性能良好。

高压VDMOS的一种高精度静态物理模型

提出了高压VDMOS的一种高精度静态物理模型(HASPM)。在该模型中,基于更为合理的假设而使得用解析方法求得了双扩散沟道区中的电场和电压;通过深入研究VDMOS内部的物理特性,给出了一个关于漂移区电场的微分方程,并在整个漂移区都用解析方法求解了该微分方程,由此求得了漂移区的电压降。计算结果表明,该模型在漏端电流接近饱和处的稳定性有较大提高,具有较高的计算精度,特别是在栅电压与漏电压都比较大的情况下,其计算精度有较大程度的提高。

一种便携式VDMOS单粒子试验测试系统

设计了一种在线测试系统,用于监测垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)器件在单粒子试验中的单粒子效应。简述了实验原理,从偏置设计与波形获取及仪器控制与远程监测多个方面详细论述了测试系统的硬件结构;给出了软件的设计流程及测试系统的操作界面。最后应用该自动测试系统开展了试验,结果表面该系统稳定可靠,便携易用。

基于Arrhenius模型快速评价功率VDMOS可靠性

基于Arrhenius模型,对功率器件垂直导电双扩散(VDMOS)场效应晶体管的可靠性进行了评价,并对其主要失效机理进行了分析。通过样管在不同结温下的恒定温度应力加速寿命实验,利用Arrhenius方程和最好线性无偏差估计法(BLUE)对结果进行数据处理,得到其失效激活能E=0.54 eV,在偏置VDS=7.5 V,IDS=0.8 A,推导出功率VDMOS在室温下工作的寿命特征值为3.67×106h。失效分析发现,栅极累积失效是影响功率VDMOS漏源电流IDS退化的主要失效机理。

一种新型低压功率MOSFET结构分析

介绍了一种新型的低压功率MOSFET结构——Trench MOSFET。将其与常规VDMOS通过在 结构参数、电性能参数上的比较和分析,最终肯定了Trench MOSFET结构的优点。

200V高压大电流VDMOS的研制

介绍了自主研制的200 V/40 A VDMOS晶体管的设计优化过程及研制结果。该器件采用JFET注入和浅P-body方法降低导通电阻,提高电流密度,采用优化的N掺杂硅外延材料优化导通电阻和击穿电压。测试结果表明击穿电压高于215 V,特征导通电阻1.2Ω.mm2,导通电流可达40 A;同时设计了ESD防护,HBM值7.5 kV;芯片总面积小于31.25 mm2,可采用TO220封装。

700V VDMOS终端结构优化设计

基于垂直双扩散金属氧化物(VDMOS)场效应晶体管终端场限环(FLR)与场板(FP)理论,在场限环上依次添加金属场板与多晶硅场板,并通过软件仿真对其进行参数优化,最终实现了一款700 V VDMOS终端结构的优化设计。对比场限环终端结构,金属场板与多晶硅复合场板的终端结构,能够更加有效地降低表面电场峰值,增强环间耐压能力,从而减少场限环个数并增大终端击穿电压。终端有效长度仅为145μm,击穿电压能够达到855.0 V,表面电场最大值为2.0×105V/cm,且分布比较均匀,终端稳定性和可靠性高。此外,没有增加额外掩膜和其他工艺步骤,工艺兼容性好,易于实现。