垂直双扩散金属-氧化物半导体场效应晶体管电学法热阻测试中测试电流的研究

本文针对垂直双扩散金属-氧化物半导体场效应晶体管器件电学法热阻测试的关键参数——测试电流的影响因素进行研究,测试电流选择恰当与否是热阻测试的先决条件。通过理论分析和三款典型垂直双扩散金属-氧化物半导体场效应晶体管器件的试验验证,得出一种通过测试电流自升温、测试延迟时间及校温曲线这3个方面有效确定垂直双扩散金属-氧化物半导体场效应晶体管器件电学法热阻测试时测试电流的方法。

具有P型覆盖层新型超级结横向双扩散功率器件

为了设计功率集成电路所需要的低功耗横向双扩散金属氧化物半导体器件(lateral double-diffused MOSFET),在已有的N型缓冲层超级结LDMOS(N-buffered-SJ-LDMOS)结构基础上,提出了一种具有P型覆盖层新型超级结LDMOS结构(P-covered-SJ-LDMOS).这种结构不但能够消除传统的N沟道SJ-LDMOS由于P型衬底产生的衬底辅助耗尽问题,使得超级结层的N区和P区的电荷完全补偿,而且还能利用覆盖层的电荷补偿作用,提高N型缓冲层浓度,从而降低了器件的比导通电阻.利用三维仿真软件ISE分析表明,在漂移区长度均为10μm的情况下,P-covered-SJ-LDMOS的比导通电阻较一般SJ-LDMOS结构降低了59%左右,较文献提出的N型缓冲层SJ-LDMOS(N-buffered-SJ-LDMOS)结构降低了43%左右.

沟槽栅功率器件栅氧化膜特性的工艺研究

本文分析了沟槽栅功率器件中对栅氧化膜特性造成影响的主要工艺因素,报告了一种获得高性能栅氧特性的方法,并且对栅氧化膜特性改善的机理进行了研究。对于厚度55nm的沟槽栅氧化膜,其正向偏置和反向偏置下的击穿电压都高于30伏特。

大功率射频Si-VDMOS功率晶体管研制

介绍了大功率射频硅-垂直双扩散金属氧化物场效应晶体管(Si-VDMOS)的研制结果,采用栅分离降低反馈电容技术、多子胞降低源极电感技术等,从芯片原理着手,比较分析两种芯片结构设计对反馈电容的影响,以及两种布局引线对源极电感的影响,并研制出了百瓦级以上大功率射频Si-VDMOS功率晶体管系列产品。产品主要性能如下:在工作电压28 V及连续波下,采用8胞合成时,225 MHz输出功率达200 W以上,500 MHz输出功率达150 W以上;进一步增加子胞数量,采用12胞合成时,225 MHz输出功率达300 W以上,同时具备良好的增益及效率特性,与国外大功率射频Si-VDMOS功率晶体管的产品参数相比,达到了同类产品水平。

钝化层质量对高压功率器件可靠性的影响

针对钝化层质量对高压VDMOS器件可靠性的影响做了研究。通过流片生产中的产品遇到的实际问题,分析了高压VDMOS器件的钝化层可能存在的离子或者受热应力对器件可靠性的不良影响,并在实际工艺和芯片设计上作出了相应的改进,流片验证可靠性得到了有效的改善。

一种200V/100A VDMOS器件开发

分析了功率MOSFET最大额定电流与导通电阻的关系,讨论了平面型中压大电流VDMOS器件设计中导通电阻、面积和开关损耗的折衷考虑,提出了圆弧形沟道布局以增大沟道宽度,以及栅氧下部分非沟道区域采用局域氧化技术以减小栅电容的方法,并据此设计了一种元胞结构。详细论述了器件制造过程中的关键工艺环节,包括栅氧化、光刻套准、多晶硅刻蚀、P阱推进等。流水所得VDMOS实测结果表明,该器件反向击穿特性良好,栅氧耐压达到本征击穿,阈值电压2.8V,导通电阻仅25mΩ,器件综合性能良好。

1000V 4H-SiC VDMOS结构设计与特性研究

设计并优化了一种基于4H-SiC的1000V垂直双扩散金属氧化物半导体场效应晶体管(VDMOS),在留有50%的裕度后,通过Silvaco仿真软件详细研究了器件各项参数与耐压特性之间的关系。经优化,器件的阈值电压为2.3V,击穿电压达1525V,相较于相同耐压条件下的Si基VDMOS,4H-SiC VDMOS的击穿电压提升了12%。此外,击穿时4H-SiC VDMOS表面电场分布相对均匀,最大值为3.4×10^(6)V/cm。终端有效长度为15μm,约为Si基VDMOS的6%,总体面积减小了近1/10。并且4H-SiC VDMOS结构简单,与相同耐压条件下的Si基VDMOS相比,未增加额外的工艺步骤,易于实现。

700V高压LDMOS器件瞬态失效机理研究

详细分析了700V横向双扩散金属氧化物半导体(LDMOS)器件瞬态失效机理的特性。研究表明触发器件寄生晶体管开启的失效功率不仅与器件内部温度有关,同时也与电场分布有关。器件温度影响寄生阱电阻和衬底电流的大小,而电场分布影响器件内部碰撞电离。器件温度与电场分布均与栅脉冲参数有密切关系。为了阐述栅脉冲参数对器件温度的影响,模拟仿真了器件的热响应曲线。

VDMOS器件高温热载流子效应的研究

用二维器件仿真软件Silvaco-Atlas模拟了VDMOS器件工作时产热分布,观察到高温区集中分布在沟道末端及积累层区域。仿真了自加热效应情形下的输出特性曲线,图像显示曲线在达到饱和点后随漏电压增大有下降趋势。结合理论揭示了自加热效应造成器件电学参数退化机理。通过建立衬底电流模型,分析了衬底电流受偏置电压和温度影响的变化过程。结果表明:在偏置电压固定时,衬底电流随温度升高呈先下降后升高的变化过程;在高温和高偏置电压下衬底电流有指数上升趋势,而且正比于阈值电压、饱和漏电流以及传输特性等电学特性的退化。

功率VDMOS器件抗SEGR的仿真研究

针对功率垂直双扩散金属氧化物半导体场效应晶体管(VDMOS)器件单粒子辐射在空间辐射环境下的要求,从重粒子对VDMOS器件的辐射机理及作用过程出发,通过对200 V抗辐射VDMOS器件进行大量仿真研究发现,器件的元胞间距对VDMOS的抗单粒子栅穿(SEGR)能力有很大的影响,由分析结果可以看出,当元胞间距减小为1 jxm时对于栅氧层表面电场的改善最为明显,但是导通压降会明显提高。为了在提高抗SEGR能力的同时,使器件的导通压降值适当,在两个元胞之间加入了结型场效应晶体管(JFET)电荷泄放区结构,在保证器件的基本特性的同时,抗SEGR能力也得到明显改善。

一种新型VDMOS器件结构的设计与实现

垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)器件是一种以多子为载流子的器件,具有开关速度快、开关损耗小、输入阻抗高、工作频率高以及热稳定性好等特点。提出一款60 V平面栅VDMOS器件的设计与制造方法,开发出一种新结构方案,通过减少一层终端层版图的光刻,将终端结构与有源区结构结合在一张光刻版上,并在终端工艺中设计了一种改善终端耐压的钝化结构,通过使用聚酰亚胺光刻胶(PI)钝化工艺代替传统的氮化硅钝化层。测试结果表明产品满足设计要求,以期为其他规格的芯片设计提供一种新的设计思路。

功率VDMOS器件高温直流应力下退化及失效机理研究

研究了垂直双扩散金属氧化物半导体(VDMOS)功率器件在高温和直流应力下的退化和失效过程及机理。测量了栅极阈值电压[U_(GS(th))]、栅极-源极漏电流(I_(GSS))、静态漏极-源极通态电阻[R_(DS(on))]、漏极-源极击穿电压(U_(DSS)),发现R_(DS(on))在应力时间672～864 h范围内开始变大直至测试结束,其他各项电学参数总体保持稳定。测量了器件结到热沉的热阻(R_(TH)), R_(TH)保持稳定。研究表明器件的栅极、漏极、器件内部结构和焊料、管壳基本不受应力影响。对烧毁的器件进行微区分析,扫描电镜图片表明损坏区域在源极上表层和源极引线位置,和电学参数、R_(TH)值的分析相一致。R_(DS(on))的增加是由包括引线在内的源极封装和源极欧姆接触电阻增大导致,超过阈值时将导致器件烧毁。研究结果有助于提高恶劣工况下的VDMOS功率器件可靠性。

新型缓冲层分区电场调制横向双扩散超结功率器件

为了突破传统横向双扩散金属-氧化物-半导体器件(lateral double-diffused MOSFET)击穿电压与比导通电阻的极限关系,本文在缓冲层横向双扩散超结功率器件(super junction LDMOS-SJ LDMOS)结构基础上,提出了具有缓冲层分区新型SJ-LDMOS结构.新结构利用电场调制效应将分区缓冲层产生的电场峰引入超结(super junction)表面而优化了SJ-LDMOS的表面电场分布,缓解了横向LDMOS器件由于受纵向电场影响使横向电场分布不均匀、横向单位耐压量低的问题.利用仿真分析软件ISE分析表明,优化条件下,当缓冲层分区为3时,提出的缓冲层分区SJ-LDMOS表面电场最优,击穿电压达到饱和时较一般LDMOS结构提高了50%左右,较缓冲层SJ-LDMOS结构提高了32%左右,横向单位耐压量达到18.48 V/μm.击穿电压为382 V的缓冲层分区SJ-LDMOS,比导通电阻为25.6 mΩ·cm2,突破了一般LDMOS击穿电压为254 V时比导通电阻为71.8 mΩ·cm2的极限关系.

530～650MHz 20W CW Si-VDMOS场效应晶体管

报道了530-650 MHz 20W连续波Si-VDMOS场效应晶体管的研制结果。该器件采用polySi／WN／Au的多层复合栅技术降低栅串联电阻，采用栅下场氧化垫高技术降低反馈电容，采用穿通型硅外延材料优化导通电阻提高器件工作效率，全离子注入自对准工艺等技术，在上述频带内，连续波，28V工作电压下，静态电流50mA，该器件输出功率达20w，效率达49％，增益大于7．5dB。

700VVDMOS终端失效分析与优化设计

通过电测、微光显微镜(EMMI)漏电流定位和扫描电子显微镜(SEM)形貌分析等手段,对一款700V垂直双扩散金属氧化物半导体(VDMOS)器件进行失效分析(FA).基于Sentaurus TCAD仿真平台进行验证,找到击穿电压失效的主要原因.在改进终端结构的过程中,通过对电流密度、电场、静电势和空间电荷等仿真模型的分析,进一步发现造成耐压不足的场板(FP)结构问题,并提出有效的改进办法.最终,经过优化得到一款耐压770V、硅表面电场分布均匀可靠的终端结构.

4H-SiC基半超结VDMOSFET单粒子效应加固研究

研究了"高K栅"介质HfO_2和电荷失配对4H-碳化硅(SiC)基半超结垂直双扩散金属氧化物半导体场效应晶体管(VDMOSFET)单粒子烧毁(SEB)和单粒子栅穿(SEGR)效应的影响,并给出了一种加固结构。研究结果表明,HfO_2介质的应用对器件SEB效应没有影响,但栅氧化层电场峰值降低了83%,对SEGR效应有加固作用。结合HfO_2介质层和增加沟道掺杂浓度两种方法的加固结构,在不影响器件阈值电压的同时,器件的SEB闽值电压为1 290 V,提高了28%;栅氧化层的电场峰值为2.2×10~6V/cm,降低了80%。当N柱区掺杂浓度大于P柱区时,器件的抗SEB能力有所增强,但N柱区掺杂浓度小于P柱区时,器件的抗SEB能力减弱。

基于变化电子流向的一种高压VDMOS静态物理模型

研究了高压VDMOS内部电子流向的变化,提出了其近似解析表达式,在此基础之上,求得了电子密度分布变化的解析表达式,从而建立了高压VDMOS的一种改进静态物理模型。计算结果表明,由于这一模型是基于更为合理的电子流向变化和电子密度分布变化的解析表达式而建立的,所以与Yeong-seuk Kim等人模型和参考文献[2]的模型相比,在较大的工作电压范围内,其计算精度的提高都是非常显著的。

一种便携式VDMOS单粒子试验测试系统

设计了一种在线测试系统,用于监测垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)器件在单粒子试验中的单粒子效应。简述了实验原理,从偏置设计与波形获取及仪器控制与远程监测多个方面详细论述了测试系统的硬件结构;给出了软件的设计流程及测试系统的操作界面。最后应用该自动测试系统开展了试验,结果表面该系统稳定可靠,便携易用。

基于Arrhenius模型快速评价功率VDMOS可靠性

基于Arrhenius模型,对功率器件垂直导电双扩散(VDMOS)场效应晶体管的可靠性进行了评价,并对其主要失效机理进行了分析。通过样管在不同结温下的恒定温度应力加速寿命实验,利用Arrhenius方程和最好线性无偏差估计法(BLUE)对结果进行数据处理,得到其失效激活能E=0.54 eV,在偏置VDS=7.5 V,IDS=0.8 A,推导出功率VDMOS在室温下工作的寿命特征值为3.67×106h。失效分析发现,栅极累积失效是影响功率VDMOS漏源电流IDS退化的主要失效机理。

一种新型低压功率MOSFET结构分析

介绍了一种新型的低压功率MOSFET结构——Trench MOSFET。将其与常规VDMOS通过在 结构参数、电性能参数上的比较和分析,最终肯定了Trench MOSFET结构的优点。