垂直双扩散金属-氧化物半导体场效应晶体管电学法热阻测试中测试电流的研究

本文针对垂直双扩散金属-氧化物半导体场效应晶体管器件电学法热阻测试的关键参数——测试电流的影响因素进行研究,测试电流选择恰当与否是热阻测试的先决条件。通过理论分析和三款典型垂直双扩散金属-氧化物半导体场效应晶体管器件的试验验证,得出一种通过测试电流自升温、测试延迟时间及校温曲线这3个方面有效确定垂直双扩散金属-氧化物半导体场效应晶体管器件电学法热阻测试时测试电流的方法。

U型槽刻蚀工艺对GaN垂直沟槽型金属-氧化物-半导体场效应晶体管电学特性的影响

U型槽的干法刻蚀工艺是GaN垂直沟槽型金属-氧化物-半导体场效应晶体管(MOSFET)器件关键的工艺步骤,干法刻蚀后GaN的侧壁状况直接影响GaN MOS结构中的界面态特性和器件的沟道电子输运.本文通过改变感应耦合等离子体干法刻蚀工艺中的射频功率和刻蚀掩模,研究了GaN垂直沟槽型MOSFET电学特性的工艺依赖性.研究结果表明,适当降低射频功率,在保证侧壁陡直的前提下可以改善沟道电子迁移率,从35.7 cm^2/(V·s)提高到48.1 cm^2/(V·s),并提高器件的工作电流.沟道处的界面态密度可以通过亚阈值摆幅提取,射频功率在50 W时界面态密度降低到1.90×10^12 cm^-2·eV^-1,比135 W条件下降低了一半.采用SiO2硬刻蚀掩模代替光刻胶掩模可以提高沟槽底部的刻蚀均匀性.较薄的SiO2掩模具有更小的侧壁面积,高能离子的反射作用更弱,过刻蚀现象明显改善,制备出的GaN垂直沟槽型MOSFET沟道场效应迁移率更高,界面态密度更低.

大功率射频Si-VDMOS功率晶体管研制

介绍了大功率射频硅-垂直双扩散金属氧化物场效应晶体管(Si-VDMOS)的研制结果,采用栅分离降低反馈电容技术、多子胞降低源极电感技术等,从芯片原理着手,比较分析两种芯片结构设计对反馈电容的影响,以及两种布局引线对源极电感的影响,并研制出了百瓦级以上大功率射频Si-VDMOS功率晶体管系列产品。产品主要性能如下:在工作电压28 V及连续波下,采用8胞合成时,225 MHz输出功率达200 W以上,500 MHz输出功率达150 W以上;进一步增加子胞数量,采用12胞合成时,225 MHz输出功率达300 W以上,同时具备良好的增益及效率特性,与国外大功率射频Si-VDMOS功率晶体管的产品参数相比,达到了同类产品水平。

530～650MHz 20W CW Si-VDMOS场效应晶体管

报道了530-650 MHz 20W连续波Si-VDMOS场效应晶体管的研制结果。该器件采用polySi／WN／Au的多层复合栅技术降低栅串联电阻，采用栅下场氧化垫高技术降低反馈电容，采用穿通型硅外延材料优化导通电阻提高器件工作效率，全离子注入自对准工艺等技术，在上述频带内，连续波，28V工作电压下，静态电流50mA，该器件输出功率达20w，效率达49％，增益大于7．5dB。

新一代功率半导体β-Ga2O3器件进展与展望

Ga2O3是一种新兴的超宽禁带半导体材料,具有超宽带隙4.8 eV、超高理论击穿电场8 MV/cm以及超高的Baliga品质因数等优良特性,作为下一代高功率器件材料其越来越受到人们的关注。首先,回顾了宽禁带半导体材料β-Ga2O3的基本性质,包括β-Ga2O3的晶体结构和电学性质,简述了基于β-Ga2O3制造的功率器件,主要包括肖特基势垒二极管(SBD)和金属-氧化物-半导体场效应晶体管(MOSFET)。总结回顾了β-Ga2O3SBD和MOSFET近年来的研究进展,比较了不同结构器件的特性,并分析了目前β-Ga2O3功率器件存在的问题。分析表明,β-Ga2O3用于高功率和高压电子器件具有巨大潜力。

栅极下加氧化层的新型沟槽栅E-JFET仿真研究

新结构沟槽栅E-JFET的特点是在栅极下隐埋局域氧化层,以降低栅电容,从而改善器件的开关速度,尤其是适用于低压高频领域。通过理论及仿真分析,与无埋氧化层的沟槽栅MOSFET以及沟槽栅E-JFET进行了性能比较。结果证明,该结构具有最低的开关功耗,即QG最小,在相同条件下相对于沟槽栅MOSFET和沟槽栅E-JFET来说,QG的改善分别可达到86.3%和13.4%。

沟槽栅功率器件栅氧化膜特性的工艺研究

本文分析了沟槽栅功率器件中对栅氧化膜特性造成影响的主要工艺因素,报告了一种获得高性能栅氧特性的方法,并且对栅氧化膜特性改善的机理进行了研究。对于厚度55nm的沟槽栅氧化膜,其正向偏置和反向偏置下的击穿电压都高于30伏特。

GGNMOS叉指宽度与金属布线对ESD防护性能的影响

栅接地NMOS(GGNMOS)器件具有与CMOS工艺兼容的制造优势,广泛用于静电放电(ESD)保护。鉴于目前GGNMOS的叉指宽度、叉指数及金属布线方式等外部因素对ESD鲁棒性的影响研究较少,设计了不同的实验对此开展对比分析。首先,基于0.5μm Bipolar-CMOS-DMOS(BCD)工艺设计并制备了一系列GGNMOS待测器件;其次,通过传输线脉冲测试,分析了叉指宽度与叉指数对GGNMOS器件ESD失效电流(It2)的影响,结果表明,在固定总宽度下适当减小叉指宽度有利于提高It2;最后,比较了平行式与交错式两种金属布线方案对It2的影响,结果表明,平行式金属布线下GGNMOS器件的ESD鲁棒性更好。

一种200V/100A VDMOS器件开发

分析了功率MOSFET最大额定电流与导通电阻的关系,讨论了平面型中压大电流VDMOS器件设计中导通电阻、面积和开关损耗的折衷考虑,提出了圆弧形沟道布局以增大沟道宽度,以及栅氧下部分非沟道区域采用局域氧化技术以减小栅电容的方法,并据此设计了一种元胞结构。详细论述了器件制造过程中的关键工艺环节,包括栅氧化、光刻套准、多晶硅刻蚀、P阱推进等。流水所得VDMOS实测结果表明,该器件反向击穿特性良好,栅氧耐压达到本征击穿,阈值电压2.8V,导通电阻仅25mΩ,器件综合性能良好。

功率集成器件及其兼容技术的发展

功率集成器件在交流转直流(AC/DC)电源转换IC、高压栅驱动IC、LED驱动IC等领域均有着广泛的应用。介绍了典型的可集成功率高压器件,包括不同电压等级的横向双扩散金属氧化物半导体场效应晶体管(LDMOS)以及基于硅和SOI材料的横向绝缘栅双极型晶体管(LIGBT),此外还介绍了高低压器件集成的BCD工艺和其他的功率集成关键技术,包括隔离技术、高压互连技术、dV/dt技术、di/dt技术、抗闩锁技术等,最后讨论了功率集成器件及其兼容技术的发展趋势。

基于自动微分技术的器件模型参数提取算法

自动微分 (AD)技术以非标准分析为理论基础 ,是计算机数值计算领域中的一种很有前途的方法。文中提出了基于 AD技术的器件模型参数提取算法 ,在 Visual C+ +平台编制了模型参数提取程序 ,对所建立的基于表面势的 MOSFET模型进行了有约束条件的参数提取。结果表明 ,算法收敛快、稳定性好。

总剂量辐射对硅双极和MOS器件性能的影响

对比研究了总剂量辐射对硅微波功率双极器件、LDMOS器件、VDMOS器件以及常规功率VDMOS和抗辐射加固功率VDMOS器件电性能的影响,并分析了辐射后器件性能变化的原因,为抗辐射加固方法的改进和优化提供了基础。

一种基于LDMOS器件的小型化P波段功率放大模块

设计了一种基于LDMOS器件的功率放大模块。该模块采用高增益的SiGe HBT单片、高压LDMOS单片和大功率LDMOS器件的多级级联形式,实现长脉宽(15ms)、高占空比(33%)、高增益(48dB)以及大功率(200W)的设计要求;同时,该模块采用独特的两腔体一体化结构设计,使整个模块的体积和重量缩小为相同性能水平产品的五分之一到十分之一。

β-Ga2O3欧姆接触的研究进展

近年来,随着氧化镓(Ga2O3)晶体生长技术取得突破性进展,氧化镓材料及器件的研究与应用成为国际上超宽禁带半导体领域的研究热点。综述了β-Ga2O3衬底的一些优点以及面临的挑战,重点介绍了如何实现良好的欧姆接触。围绕采用低功函数金属、表面预处理、衬底掺杂和引入中间层的方法,阐述了目前国际上金属/β-Ga2O3欧姆接触的最新研究进展。总结了不同实验条件下可以获得的比接触电阻,目前可以获得的最低比接触电阻是4.6×10^-6Ω·cm^2。最后,预测未来金属/β-Ga2O3欧姆接触的主要研究方向是提高欧姆接触的热稳定性。

碳化硅基MOSFETs器件研究进展

基于近20年的研发,宽禁带半导体材料碳化硅(SiC)的金属-氧化物-半导体场效应晶体管(MOSFETs)的制备工艺逐步成熟,性能不断提高,已有SiC MOSFETs产品进入市场,故综述双注入MOSFETs(DMOSFETs)和沟槽MOSFETs(UMOSFETs)两种结构的SiC MOSFETs的研究进展和发展趋势,并介绍SiC MOSFETs器件制备的关键工艺和目前推出SiC MOSFET产品的公司及其产品性能。

一种PDP扫描驱动芯片的HV-PMOS的研究和实现

对一种适用于106.68cm PDP扫描驱动IC的HV-PMOS器件进行了分析研究。通过使用TCAD软件对HV-PMOS进行了综合仿真,得到了器件性能最优时的结构参数及工艺参数。HV-PMOS器件及整体扫描驱动IC在杭州士兰集成电路公司完成流片。PCM(Process control module)片上的HV-PMOS击穿电压达到了185V,阈值为6.5V。整体扫描驱动芯片的击穿电压达到了180V,满足了设计要求。

功率VDMOS器件抗SEGR的仿真研究

针对功率垂直双扩散金属氧化物半导体场效应晶体管(VDMOS)器件单粒子辐射在空间辐射环境下的要求,从重粒子对VDMOS器件的辐射机理及作用过程出发,通过对200 V抗辐射VDMOS器件进行大量仿真研究发现,器件的元胞间距对VDMOS的抗单粒子栅穿(SEGR)能力有很大的影响,由分析结果可以看出,当元胞间距减小为1 jxm时对于栅氧层表面电场的改善最为明显,但是导通压降会明显提高。为了在提高抗SEGR能力的同时,使器件的导通压降值适当,在两个元胞之间加入了结型场效应晶体管(JFET)电荷泄放区结构,在保证器件的基本特性的同时,抗SEGR能力也得到明显改善。

一种新型VDMOS器件结构的设计与实现

垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)器件是一种以多子为载流子的器件,具有开关速度快、开关损耗小、输入阻抗高、工作频率高以及热稳定性好等特点。提出一款60 V平面栅VDMOS器件的设计与制造方法,开发出一种新结构方案,通过减少一层终端层版图的光刻,将终端结构与有源区结构结合在一张光刻版上,并在终端工艺中设计了一种改善终端耐压的钝化结构,通过使用聚酰亚胺光刻胶(PI)钝化工艺代替传统的氮化硅钝化层。测试结果表明产品满足设计要求,以期为其他规格的芯片设计提供一种新的设计思路。

中国功率器件市场MOSFET成亮点

在中国功率器件市场中，电源管理IC仍旧占据市场首要位置，MOSFET（金属－氧化物－半导体场效应晶体管）位于第二位，大功率晶体管位于第三位，此三大产品销售额占整体市场的80％以上。IGBT（绝缘栅双极晶体管）销售额虽然不大，但随着其在工业控制、消费电子领域中应用的不断增多，其市场销售额保持着较快的增长，是中国功率器件市场中的新兴产品。

SiC芯片微型化及发展趋势

新能源汽车与光伏作为SiC器件发展的重要推手,促进国内碳化硅产业链日趋完善,设计和制造进展快速,部分制造商器件特性已达到或接近国际领先水平。然而,由于SiC器件价格偏高,器件成本成为限制SiC器件进一步渗透市场的最主要因素。SiC芯片微型化能够显著降低芯片成本,已成为进一步加快SiC技术在新能源领域的大规模应用的有效途径之一。文章对近年来SiC芯片微型化的发展进行了梳理总结,对芯片微型化的必要性进行了分析,并提出了SiC芯片微型化的解决办法,阐述了国际SiC芯片微型化进展,对国内SiC技术近阶段的快速发展进行了阶段性总结,并揭示了芯片微型化将面临的各种挑战。最后,对国内SiC器件发展的机遇和未来进行了展望,为进一步研发提供思路和参考。