U型槽刻蚀工艺对GaN垂直沟槽型金属-氧化物-半导体场效应晶体管电学特性的影响

U型槽的干法刻蚀工艺是GaN垂直沟槽型金属-氧化物-半导体场效应晶体管(MOSFET)器件关键的工艺步骤,干法刻蚀后GaN的侧壁状况直接影响GaN MOS结构中的界面态特性和器件的沟道电子输运.本文通过改变感应耦合等离子体干法刻蚀工艺中的射频功率和刻蚀掩模,研究了GaN垂直沟槽型MOSFET电学特性的工艺依赖性.研究结果表明,适当降低射频功率,在保证侧壁陡直的前提下可以改善沟道电子迁移率,从35.7 cm^2/(V·s)提高到48.1 cm^2/(V·s),并提高器件的工作电流.沟道处的界面态密度可以通过亚阈值摆幅提取,射频功率在50 W时界面态密度降低到1.90×10^12 cm^-2·eV^-1,比135 W条件下降低了一半.采用SiO2硬刻蚀掩模代替光刻胶掩模可以提高沟槽底部的刻蚀均匀性.较薄的SiO2掩模具有更小的侧壁面积,高能离子的反射作用更弱,过刻蚀现象明显改善,制备出的GaN垂直沟槽型MOSFET沟道场效应迁移率更高,界面态密度更低.

耗尽型6H-SiC埋沟PMOSFET电流解析模型

在考虑到杂质的不完全离化作用时，建立了SiC埋沟PMOSFET在发生表面多子耗尽时的电流解析模型。实验结果和模拟结果的一致性说明了此模型的准确性。在300～600K温度范围表面弱电场的条件下．由于杂质不完全离化作用得到充分体现．因此器件的工作状态有不同于常规模型下的特性；当温度升高时离化率的增大使得杂质的不完全离化作用得不到体现，所以文中模型的结果向常规模型的结果靠近．且都与实验结果接近。同时为了充分利用埋沟器件体内沟道的优势．对埋沟掺杂的浓度和深度也进行了合理的设计。

高功率微波作用下热载流子引起n型金属-氧化物-半导体场效应晶体管特性退化研究

高功率微波(HPM)通过使半导体器件特性退化和功能失效,从而干扰电子系统无法正常工作.针对金属氧化物半导体(MOS)器件的HPM效应,建立了高功率微波引起n型金属氧化物半导体场效应晶体管(nMOSFET)特性退化的物理过程与模型.器件仿真结果中nMOSFET的输出特性曲线显示栅极注入HPM引起器件特性退化,包括阈值电压正向漂移、饱和电流减小、跨导减小等;结合物理模型分析可知,HPM引起的高频脉冲电压使器件进入深耗尽状态,热载流子数目增多,热载流子效应导致器件特性退化.MOS器件的HPM注入实验结果显示,器件特性曲线、器件模型参数变化趋势与仿真结果一致,验证了HPM引起nMOSFET特性退化的物理过程与模型.

一种PDP扫描驱动芯片的HV-PMOS的研究和实现

对一种适用于106.68cm PDP扫描驱动IC的HV-PMOS器件进行了分析研究。通过使用TCAD软件对HV-PMOS进行了综合仿真,得到了器件性能最优时的结构参数及工艺参数。HV-PMOS器件及整体扫描驱动IC在杭州士兰集成电路公司完成流片。PCM(Process control module)片上的HV-PMOS击穿电压达到了185V,阈值为6.5V。整体扫描驱动芯片的击穿电压达到了180V,满足了设计要求。

电阻耦合型神经MOS晶体管及其差分四象限模拟乘法器

电阻耦合型神经 MOS晶体管是在电容耦合 (浮栅 )型神经 MOS晶体管基础上提出来的 ,它克服了电容耦合型神经 MOS晶体管中由于电容耦合而产生的缺点。文中介绍了电阻耦合型神经 MOS晶体管的基本结构和特点 。

应变SiGe沟道PMOSFET亚阈值特性模拟

通过简化的模型,对应变SiGe沟道PMOSFET及SiPMOSFET的亚阈值特性作出了简单的理论分析,然后用二维模拟器Medici进行了模拟和对比;研究了截止电流和亚阈值斜率随SiGePMOSFET垂直结构参数的变化关系。模拟结果同理论分析符合一致,表明应变SiGe沟道PMOSFET的亚阈值特性比SiPMOSFET更差,并且对垂直结构参数敏感,在器件设计时值得关注。

基于SiC和Si器件的燃料电池汽车DC-DC变换器的性能

为实现燃料电池汽车输出电压、功率的调节与控制,采用了一种交错式双Boost电路的大功率直流-直流(DC-DC)变换器,其中应用了Si和SiC功率器件。基于电路损耗计算和效率仿真手段,对比分析了全SiC[金属-氧化物半导体场效应晶体管(MOSFET)器件、SiC二极管]、SiC MOSFET和Si二极管的混合器件和全硅Si[绝缘栅双极型晶体管(IGBT)器件、Si二极管]的变换器在电路损耗。结果表明:Si IGBT的开通和关断损耗约是SiC MOSFET的3倍和10倍,在不同工况下,全SiC变换器的转换效率比全Si变换器高1%~3.1%。因而,SiC功率器件在大功率DC-DC变换器的应用中,能够提高功率密度、可靠性和动力系统工作效率。

TF SOI PMOSFET的导电机理及漏电流的二维解析模型

从薄膜积累型 (TF AM) SOIPMOSFET的栅下硅膜物理状态随外加正栅压和漏压的变化出发 ,对其在 -5 .0 V背栅偏压下的导电机理进行了比较深入的理论分析 ,推导出了各种正栅压和漏压偏置条件下漏电流的二维解析模型 ,为高温 TF AM SOIPMOSFET和 CMOS数字电路的实验研究奠定了一定的理论基础 ,也为设计高温 SOI PMOSFET和 CMOS数字电路提供了一定的理论依据。

不同沟道长度MOSFET的热载流子效应

对同一工艺制作的几种不同沟道长度的 MOSFET进行了沟道热载流子注入实验。研究了短沟 MOS器件的热载流子效应与沟道长度之间的关系。实验结果表明 ,沟道热载流子注入使 MOSFET的器件特性发生退变 ,退变的程度与器件的沟道长度之间有非常密切的关系。沟道长度越短器件的热载流子效应越明显 ,沟道长度较长的器件的热载流子效应很小。

降低金属与n型Ge接触电阻方法的研究进展

Ge材料中n型杂质激活的电子浓度偏低,以及费米能级钉扎效应导致的金属与n型Ge接触电子势垒高度偏大,使金属与n型Ge接触电阻较大。基于Ge的材料特性,分析了缺陷对杂质浓度以及费米能级钉扎对电子势垒高度的影响;综述了提高Ge材料中n型掺杂电子浓度的方法,如激光退火、磷和锑共掺、循环离子注入/退火、氟钝化等;讨论了降低金属与n型Ge接触电子势垒高度的途径,即插入薄的界面层形成金属-界面层-Ge接触。电子浓度的提高,以及电子势垒高度的降低,有效地减小了金属与n型Ge接触电阻。

沟道长度对国产28nm pMOSFET NBTI的影响研究

负偏置温度不稳定性(NBTI:Negative Bias Temperature Instability)是半导体先进工艺MOSFET器件最普遍、最严重的老化效应之一,严重地影响着集成电路的可靠性。研究了沟道长度对国产28 nm pMOSFET器件MBTI的影响,结果表明:针对单一沟道器件,沟道长度越短,NBTI效应越严重。但是,针对多个器件单元串联组成的长沟道器件,NBTI效应只与每个器件单元的沟道长度有关,与器件单元数量无关。

GGNMOS叉指宽度与金属布线对ESD防护性能的影响

栅接地NMOS(GGNMOS)器件具有与CMOS工艺兼容的制造优势,广泛用于静电放电(ESD)保护。鉴于目前GGNMOS的叉指宽度、叉指数及金属布线方式等外部因素对ESD鲁棒性的影响研究较少,设计了不同的实验对此开展对比分析。首先,基于0.5μm Bipolar-CMOS-DMOS(BCD)工艺设计并制备了一系列GGNMOS待测器件;其次,通过传输线脉冲测试,分析了叉指宽度与叉指数对GGNMOS器件ESD失效电流(It2)的影响,结果表明,在固定总宽度下适当减小叉指宽度有利于提高It2;最后,比较了平行式与交错式两种金属布线方案对It2的影响,结果表明,平行式金属布线下GGNMOS器件的ESD鲁棒性更好。

超薄HfN界面层对HfO_2栅介质Ge pMOSFET电性能的改进

通过在高k介质和Ge表面引入一层超薄HfN界面层,实验制备了HfO2/HfON叠层栅介质Ge MOS器件。与没有界面层的样品相比,HfO2/HfON叠层栅介质MOSFET表现出低的界面态密度、低的栅极漏电和高有效迁移率。因此利用HfON作为Ge MOS器件的界面钝化层对于获得小的等效氧化物厚度和高的high-k/Ge界面质量有着重要的意义。

凹槽拐角对深亚微米槽栅PMOSFET特性的影响

为优化槽栅器件结构 ,提高槽栅 MOSFET的性能和可靠性 ,文中用器件仿真软件对凹槽拐角对深亚微米槽栅 PMOSFET的特性影响进行了研究。研究结果表明凹槽拐角强烈影响器件的特性 :随着凹槽拐角的增大 ,阈值电压上升 ,电流驱动能力提高 ,而热载流子效应大大减弱 ,抗热载流子性能增强 ,热载流子可靠性获得提高 ;但凹槽拐角过大时 (例如 90°) 。

HfO_2/TaON叠层栅介质Ge pMOSFET制备及迁移率退化研究

为提高high-k/Ge界面质量,在high-k介质和Ge表面引入薄的TaON界面层。相对于没有界面层的样品,HfO2/TaON叠层栅介质Ge pMOSFET样品的空穴迁移率有显著提高,但仍小于理论预测值。利用high-k栅介质MOSFET中各种新的附加散射机制,分析了迁移率退化的原因,模型计算结果与实验结果一致。

Halo注入角度对热载流子效应的影响及优化

通过模拟和实验研究了不同的halo注入角度的NMOSFET,研究发现halo的注入角度越大,热载流子效应的退化越严重。考虑到由于热载流子的注入造成栅氧化层损伤,使器件可靠性变差,halo注入时应该采用小的倾角注入。

HfO_2/TaON叠层栅介质Ge MOS器件制备及电性能研究

为提高高k/Ge MOS器件的界面质量,减小等效氧化物厚度(EOT),在high-k介质和Ge表面引入薄的TaON界面层。相对于没有界面层的样品,HfO2/TaON叠层栅介质MOSFET表现出低的界面态密度、低的栅极漏电和较好的输出特性。因此利用TaON作为Ge MOS器件的界面钝化层对于获得小的等效氧化物厚度和高的高k/Ge界面质量有着重要的意义。

基于离子注入与快速热退火的GeSn合金生长技术

针对源漏诱生应变Ge沟道p-MOSFET的发展趋势,开发了一种基于离子注入与快速热退火的GeSn合金生长新技术,并进行了二次离子质谱、X射线衍射、透射电子显微镜和方块电阻等测试。结果表明,采用快速热退火,可将单晶Ge衬底中的Sn原子激发至替位式位置,形成GeSn合金。当退火温度为400℃时,Sn原子激活率为100%,其峰值浓度固定为1×1021 cm-3,与Sn的初始注入剂量无关。该技术与现有CMOS工艺兼容,附加成本低,适用于单轴压应变Ge沟道MOSFET的大规模生产。

氮退火对SiC MOSFET静态电参数的影响

为了研究栅氧化后退火工艺条件对金属-氧化物-半导体场效应晶体管(MOSFET)静态电参数的影响并分析实验数据,对栅氧化层采用不同温度、时间和气体进行氮退火,制备了n沟道4H-SiC双注入MOSFET(DIMOSFET)。对制备的DIMOSFET在结温25℃和175℃下进行了阈值电压和漏源电流的测试,并结合仿真探讨了SiC/SiO_(2)界面陷阱分布对25℃和175℃结温下阈值电压的影响以及沟道迁移率和库仑散射温度指数对漏源电流的影响。实验和仿真结果表明,随着NO退火温度的降低,漏源电流的温度系数由负转正,且沟道迁移率中库仑散射温度指数增加;高温N_(2)退火对静态电参数没有影响;界面空穴陷阱能级宽度对阈值电压的高温漂移量起主要作用;漏源电流随沟道迁移率的增加呈非线性增长。