多阶上下文自适应二进制算术编码实现

提出了一种基于多阶上下文自适应的二进制算术编码算法.考虑了编码符号序列之间的相关性,用符号序列的大概率值代替单个符号的较小概率值,由此建立了多阶上下文概率模型,降低符号间的冗余度.将此模型应用到二进制算术编码中,形成了一种比传统二进制算术编码更有效的方法,能让平均码长变短并使得码字的信息量逼近符号的熵率,从而显著提高二进制算术编码的数据压缩比(可高达90%).对不同类型的数据文件进行实验测试,结果显示其压缩编码效果良好.

基于上下文的自适应二进制算术编码——一种适用于视频压缩的新型熵编码

CABAC是一种适用于视频压缩的高效熵编码技术。它采用上下文建模来降低符号间的冗余度;采用递归的二进制算术编码使输出码字的信息量逼近符号的熵率,并有利于实时视频编码;采用自适应机制对视频流进行实时统计特性的跟踪。实验表明,CABAC与UVLC相比,能非常有效地节省码率,但是其复杂度要高一些。

H.264/AVC中基于上下文的自适应二进制算术编码

基于上下文自适应二进制算术编码(CABAC)是H.264/AVC采用的高效熵编码方法之一,它由二进制化、上下文建模、算术编码三个步骤构成。详细阐述了CABAC的整个编码过程,并对它与VLC/CAVLC在编码性能上作了比较。

基于上下文的自适应二进制算术熵编码

H.264在主要档次中采纳了基于上下文的自适应二进制算术编码(CABAC)的熵编码方案。深入研究了CABAC的二进制化、上下文建模和自适应二进制算术编码器,并利用测试模型进行测试,实验结果表明:在相同测试序列下,CABAC和CAVLC相比的确能节省较大的比特率。

双正交重叠变换系数基于上下文的算术编码算法

提出了一种双正交重叠变换(LBT)系数基于上下文的算术编码算法。针对二进整数LBT在DSP实现过程中出现的精度和计算复杂度问题,提出了一种适于DSP并行处理的LBT定点实现方法。编码算法包含60种上下文概率模型,熵编码采用MQ编码,并根据并行处理的需要,将MQ编码从位平面扫描过程中分离,根据分离后的结构特点,设计了改进的MQ编码器。并对算法的DSP实现进行了研究。实验结果表明,本压缩算法压缩性能和SPIHT相当,稍逊于JPEG2000,算法容易并行,硬件计算复杂度很低。

H.264/AVC中二进制算术编码的研究

基于上下文的二进制算术编码(CABAC)是H.264/AVC中采用的一种高效的熵编码方法。本文简述算术编码的基本原理和CABAC的步骤,详细分析了二进制算术编码的过程。

用于图像压缩的小波系数的上下文模型

结合GlicBawls编码方法的线性预测思想和CALIC编码方法通过量化减少上下文个数的思想 ,提出了一种新的用于图像压缩的小波系数的上下文模型。它通过量化当前系数的线性预测值形成上下文 ,进行自适应的算术编码。实验结果表明 ,利用这种模型获得的无损压缩比高于无损的SPIHT和用于JPEG2 0 0 0的无损的EBCOT。另外 ,这种模型充分利用了小波变换的多分辨率性质 ,能以渐近分辨率 (progressiveresolution)方式压缩图片 ,并且它获得的原图片的各个比例尺 (scale)的小图片的压缩比也高于EBCOT。

基于时、频域上下文模型的图像压缩算法

结合离散小波变换和基于上下文的自适应算术编码方法,提出了一种基于时、频域上下文预测模型的图像压缩算法.它通过分析在不同子带内的小波系数和同一子带内的小波系数之间的相关性,建立一个时、频域的上下文预测模型,并通过对增加的条件熵的分析,合理地对该模型中的上下文进行量化,得到合适的编码上下文用于自适应的算术编码以降低模型开销.与此同时,这种算法的输出码流是嵌入式的,可以很好的满足渐进式的传输需求.试验结果表明,该算法在各种压缩比下都获得了比JPEG2000要好的压缩效果.

CABAC算术编码器硬件优化实现

为了解决上下文自适应二进制算术编码器(CABAC,Context-based Adaptive Binary Arithmetic Coder)硬件实现吞吐率难以提高的问题,提出了基于数据流动态特性的电路优化方法.通过建立算法的数据流模型,提取出限制硬件实现性能的数据流反馈环路.针对上下文环路,采用3条迭代周期不同的子环路更新具有不同依赖周期的上下文变量,提高了时钟频率和吞吐率;对于字节打包环路,通过提取一类可简化电路结构的数据元素,并为之构建快速旁路,增加了环路的处理速度.基于上述方法并辅以基本的电路优化手段,设计实现在现场可编程门阵列(FPGA,Field-Programmable Gate Array)平台上频率可达309MHz,并且每个时钟周期处理一个编码符号.

算术熵编码CABAC

文中研究基于上下文的自适应二进制算术熵编码(CABAC),并对其计算复杂度进行了深入的分析。CABAC被新一代视频编码标准H.264所采用,使得H.264的压缩性能得到极大提升。

并行可配置的HEVC熵编码的VLSI结构

提出了一种并行的可配置HEVC熵编码的VLSI结构。通过对HEVC参考软件算法分析,针对HEVC中CABAC编码采用高度并行的语法元素处理方式,设计了针对CABAC中语法元素并行处理的硬件结构。同时采用可配置的PE-Array结构,在提高了吞吐率和计算效率的同时,平衡了VLSI设计中面积过大的问题。在SMIC 0.13μm工艺库下,进行了逻辑综合,系统总门数为16.2 K,片上存储为20.8 KB。在时钟频率300 MHz下,可处理3 840×2 160@30 frame/s的视频序列。

基于熵编码CABAC的信源信道联合解码器

H.264的熵编码都采用基于上下文自适应二进制算术编码(CABAC),能达到较高的压缩性能,但对信道误码非常敏感.文中提出了一种基于CABAC的算数码变长码联合解码算法,联合信源信道算数码解码之后的信息作为变长码的输入信息,再通过变长码格状图搜索获得最佳的符号序列.同时,在算数码解码部分可以利用变长码的码字结构信息来删除无效搜索路径,提高解码性能.仿真实验表明,该联合迭代解码算法明显优于传统的分离解码器.

H.264/AVC自适应算术解码器结构设计

限制基于上下文的二进制算术解码(CABAD)速度的几个主要环节入手,提出了优化的上下文存储模式,改进的重归一化单元,并使用流水线提高解码速度.在Synopsys公司的CoCentric System Studio平台进行了二进制算术解码器体系结构设计,仿真结果表明,本结构能够满足主要档次(main profile)CIF 30fps的实时解码的要求.

基于CAC的数字视频安全编码研究

对于视频压缩领域,基于上下文的自适应编码(CAC)是一类新出现的高效熵编码方法。为了对数字视频进行实时安全编码,提出了一种基于CAC的数字视频安全编码方案,并首先建立了以CAC安全编码器为核心的安全编码链,然后给出了基于上下文的自适应二进制算术安全编码(CABASC)和基于上下文的自适应变长安全编码(CAVLSC)两种安全编码操作。实验结果表明,该方案具有较好的安全性、实时性和软件易实现性,可作为进一步研究CAC安全编码的基础。

一种低硬件消耗的CABAC编码器研究与实现

基于上下文的自适应算术编码(CABAC)是H.264标准中的一个重要创新。通过算术编码与自适应上下文模型的结合使其可以获得很高的压缩比,相对于CAVLC其可以获得9%～14%码率的降低。CABAC作为一种新型的熵编码方法,其将自适应技术、上下文模型化和二进制算术编码有效的结合在了一起,并采用查表的乘法与概率估计,使得CABAC在硬件实现方面比较方便。在此提出了一种适用于1080P(@30Hz)的低硬件消耗的CABAC编码器,采用SMIC0.18μm CMOS工艺实现,其理想速度可以达到200MHz。该编码器可以应用于高清视频编码领域。

H.264/AVC中的CABAC编码技术

CABAC是新一代视频压缩算法标准H.264/AVC中采用的新熵编码技术,使用它可以有效提高编码效率,节约码流。这里介绍了CABAC编码中算术编码理论的原理和内容模型的基本类型,并以运动矢量差值MVD的编码方法为例详细分析了CABAC的编码过程。

一种基于上下文的自适应算术编码技术在无损图像压缩中的应用

本文提出了一种改进的基于上下文的自适应算术编码算法，为了在算术编码中选择合适的上下文，该算法法使用加权最小均方误差法来预测当前变换系数的值，并给出评测本算法性能的实验结果。

探究新一代视频编码标准H.264

新的国际视频编码标准H.264,目的在于能够比先前的标准,更好地改善编码效率以及误差鲁棒性。为了克服帧内宏块编码带来的大量比特数,H.264对原始输入信号采用空间域的帧内预测方法;帧间编码利用基于块的运动矢量做帧间预测,以减少不同的图像间的时间冗余。熵编码采用基于内容的自适应变长编码(CAVLC)和基于上下文的自适应二进制算术编码(CABAC)两种方法。为了减少块边界的块效应和防止累加的编码噪声的传播,H.264采用了去块效应滤波器。

高清CABAC解码器的优化设计和实现

针对基于上下文的自适应二进制算术编码(CABAC)解码过程中数据依赖性强、并行度低的问题,提出一种优化的硬件结构来实现H.264/AVC高级档次高清视频序列的实时解码。该结构基于二级存储结构,采用语法元素合并和预测技术,对解码判决过程进行优化并对反二值化模块的电路进行复用。测试结果表明,该系统在较小的面积下能达到较高的性能,在FPGA上可以满足高清视频序列的实时CABAC解码需求。

一种高效的CABAC解码器硬件结构设计

相对于其他熵编码而言,基于上下文的自适应二进制算术熵编码(CABAC)具有更大的数据压缩率,但由于其运算复杂,访问存储设备频繁,导致编/解码率较低。针对影响CABAC解码速度的“瓶颈”问题,提出了一种高效的CABAC解码器硬件结构,包括新的存储访问方式、优化的解码核心单元结构以及子解码器级联的方式。实验结果表明,该硬件结构可显著提高CABAC的解码效率。