1.8GHz相位噪声优化的差分压控振荡器

针对DCS-1800标准,设计了应用于频率综合器中的差分压控振荡器。采用噪声滤波器,降低了VCO的相位噪声;采用片上电感,压控振荡器可以单片集成。其可调频率为1660～1815MHz,在偏置频率为600kHz的条件下,仿真测得的相位噪声为-125dBc/Hz。整个VCO的工作电压为2.5V,工作电流为6mA。

压控振荡器型超声电机控制电路设计

超声电机是一种基于压电陶瓷逆压电效应的新型电机。设计了一种超声电机控制电路。该控制电路使用压控振荡器作为信号源,产生频率可变的基准方波信号,占空比为20%,频率范围为80K^400K,频率可由电路反馈回来的电压调节。通过分频分相电路将信号四分频,将基准频率的信号生成四路时间上互差90°的方波信号,频率为20K^100K。该电路使超声电机控制器体积大大减小。

一种宽频压控振荡器及高速双模预分频器的设计与实现

针对射频无线收发机的需求,利用开关电容阵列和多个VCO核的结构设计了一个分段线性超宽频压控振荡器(VCO).采用全电流模逻辑(CML)结构的双模预分频器能满足振荡器最高频率输出的要求.基于IBM0.35SiGe BiCMOS工艺的流片测试结果表明,电源电压为2.8V时,该压控振荡器的频率能够覆盖2.75～5.73GHz的频段,调频灵敏度约为100MHz/V,在偏离中心频率1MHz处,单边带相位噪声最佳值达到了-120.32dBc/Hz,预分频器后仿最高工作频率达9.6GHz,两部分核心总工作电流为10mA.

低增益变化宽线性范围低噪声压控振荡器设计

应用TSMC 0.18μm CMOS工艺设计了一款低调谐增益变化,恒定调谐曲线间隔,恒定输出摆幅的低功耗低噪声宽带压控振荡器(Voltage Controlled Oscillator,VCO).本振荡器的振荡频率覆盖1.153~1.911GHz(49.5%)范围,相邻调谐曲线的覆盖范围大于50%,调谐增益变化范围为45.5~52.7MHz/V(13.7%),相邻调谐曲线间距变化范围为43.2~45.9MHz(5.9%),VCO输出波形的峰峰值为694~715mV(3%),调谐曲线的线性范围为0.2~1.6V(1.4V).在1.8V的电源电压下,VCO在中心频率1.53GHz处耗电电流为3.2mA,相位噪声在1MHz频偏处为-130.5dBc/Hz,FOM值为-186.5dBc/Hz.

压控振荡器在射频通信电路中的应用

随着现代通信系统和现代雷达系统的出现,射频电路需要在特定的载波频率点上建立稳定的谐波振荡,以便为调制和混频创造必要的条件。设计了一个振荡频率在1.14～1.18 GHz的负阻LC压控振荡器,实现了压控振荡器的宽调频,使频率范围达到40 MHz。并且为避免在外部电路对压控振荡器(VCO)的影响,在电路中加入射极跟随器作为buffer,起到阻抗变换和级间隔离的作用。为负阻LC压控振荡器的设计提供了一种参考电路。

适合宽输出范围频率综合器的CMOS压控振荡器电路

设计了一种基于锁相环宽输出范围(10 ~ 160M)的频率综合器,着重介绍了其中的压控振荡器(VCO)部分,采用单端、电流控制型的环振,使之在整个输出范围内,即0 ~ 120 ℃、工艺的ss ~ ffcorner,增益(Kvco)的变化在3倍以内。无需根据输出频率对电荷泵的充、放电电流或环路滤波器中的电阻作不同设置,环路的衰减因子就可控制在可接受的范围内,并降低了对其它环路参数的要求。设计基于标准0.6μm N-WELL CMOS 工艺,5V供电。

探析压控振荡器研究现状与原理

压控振荡器是频率综合器最为重要的组成部分,振荡器性能的好坏直接决定了频率综合器的性能。本文介绍了压控振荡器研究现状,压控振荡器电路的基本原理。

基于CMOS工艺的低相噪宽带压控振荡器设计

采用CSMCo．18vm混合信号工艺。设计了一款应用于频率综合器的单片集成宽带压控振荡器。电路采用互补交叉耦合结构，各部分都经过精心构架，如管子的尺寸，元件的布局，电流源的大小等等，以获得最佳的相位噪声性能。振荡器采用多段调节的方式，实现1．5～2．1GHz的宽带调谐。仿真结果表明，在电源电压1．8V的情况下，压控振荡器的中心频率为1．8GHz。中心频率附近（600kHz），相位噪声达到-121dBc／Hz，振荡器的工作电流为1．4mA。

压控振荡器在射频通信电路中的应用讨论

目前，现代雷达系统和现代通信系统得到了发展，在此情况下射频电路就需要将稳定的谐波震荡建立在特定的载波频率点上，这样就可以给混频和调制打下一定的基础。为了达到压控振荡器的宽调频，笔者设计了一个负阻LC压控振荡器，该压控振荡器的震荡频率在1.14~1.18GHz范围中，而频率范围达到了40MHz。此外，将射极跟随器配置在电路中，将其看做是buffer，这样做的目的是降低甚至避免外部电路对压控振荡器产生影响，最终达到级间隔离以及阻抗变换的双重作用。

MM74HC4046在电压型逆变器中的设计与优化

针对通用锁相环频率特性中高频部分线性不足的问题,对锁相环进行了改进。通过对MM74HC4046锁相环内部结构的分析,提出了一种锁相环频率特性的优化,设计出扩展压控振荡器的频率范围和改善其控制电压的电路。通过实验验证,优化后的锁相环频率特性线性度和稳定性都有了很大的改善,使得锁相环电路有更广泛的应用和很强的实用性。

优化耦合方式的低相位噪声宽带正交压控振荡器设计

本文对传统正交压控振荡器(QVCO)耦合方式进行了改进,提出了在耦合管的源端引入相移网络的方法,从而改善了QVCO电路的相位噪声性能以及减小输出相位失配,并依此设计了一个低相位噪声,输出相位关系稳定的宽带正交压控振荡器.QVCO电路采用TSMC 0.13 μm CMOS工艺进行设计,输出频率范围为3.4～5.48 GHz,即调谐范围达46.8%.测试表明,输出频率4.2 GHz时在频偏1 MHz处,相位噪声为-120 dBc/Hz.在整个输出频率范围内电路FOM值介于179.5～185.2 dB,电路功耗为7.68～18mW.

Band Ⅲ锁相环型频率综合器的实现

使用0.18μm1.8V CMOS工艺实现了Band Ⅲ频率综合器,除压控振荡器（VCO）的调谐电感和锁相环路的无源滤波器外,其他模块都集成在芯片中.使用SPI总线实现VCO子频带的选择、电荷泵和VCO工作电流的配置等功能,使用改进的频带切换电路加快了频带切换.测试结果表明该频率综合器工作时的总功耗为34mW,提供的频率范围为143～271MHz;波段Ⅲ内偏离中心频率10kHz处的相位噪声低于-83dBc/Hz,100kHz处的相位噪声低于-104dBc/Hz,参考频率附近杂散低于-70dBc;与普通频带切换电路相比使用新的频带切换电路明显节省了频带切换时间.

模拟相乘器在正交压控振荡器中应用

本文提供了用模拟相乘器与运算放大器相配合组成的压控振荡器电路，可以产生一对相 移为９０°的正弦和余弦的正交信号，其振荡频率和幅度均可直接通过改变外加电压在一个很宽 范围内连续可调，且具有线性好，频率漂移小等优点．本电路实验结果与理论分析相符．

具有高线性调谐特性的1.2GHz CMOS频率综合器

基于0．18μmRF CMOS工艺实现了一个1．2GHz高线性低噪声正交输出频率综合器，该综合器集成了一种高线性低调谐灵敏度的低噪LC压控振荡器；降低了系统对锁相环中其他模块的要求；基于源板耦合逻辑实现了具有低开关噪声特性的正交输出高速二分频，采用“与非”触发器结构实现了高速双模预分频，并集成了数控鉴频鉴相器和全差分电荷泵，获得了良好的频率综合器环路性能．对于1．21GHz的本振信号，在100kHz和1MHz频偏处的相位噪声分别为-99．1dBc／Hz和－123．48dBc／Hz．该频率综合器具有从1．13～1．33GHz的输出频率范围。工作电压1．8V时，芯片整体功耗20．4mW，芯片面积（1．5×1．25）mm^2。

一个自调谐,自适应的1.9GHz分数/整数频率综合器

本文提出了一个具有自调谐,自适应功能的1.9GHz的分数/整数锁相环频率综合器.该频率综合器采用模拟调谐和数字调谐相结合的技术来提高相位噪声性能.自适应环路被用来实现带宽自动调整,可以缩短环路的建立时间.通过打开或者关断ΣΔ调制器的输出来实现分数和整数分频两种工作模式,仅用一个可编程计数器实现吞脉冲分频器的功能.采用偏置滤波技术以及差分电感,在片压控振荡器具有很低的相位噪声;通过采用开关电容阵列,该压控振荡器可以工作在1.7GHz^2.1GHz的调谐范围.该频率综合器采用0.18μm,1.8VSM IC CMOS工艺实现.SpectreVerilog仿真表明:该频率综合器的环路带宽约为100kHz,在600kHz处的相位噪声优于-123dBc/Hz,具有小于15μs的锁定时间.

U波段小数分频锁相环型频率综合器

使用0.18μm1.8VCMOS工艺实现了U波段小数分频锁相环型频率综合器,除压控振荡器(VCO)的调谐电感和锁相环路的无源滤波器外,其他模块都集成在片内。锁相环采用了带有开关电容阵列(SCA)的LC-VCO实现了宽频范围,使用3阶MASHΔ-Σ调制技术进行噪声整形降低了带内噪声。测试结果表明,频率综合器频率范围达到650～920MHz;波段内偏离中心频率100kHz处的相位噪声为-82dBc/Hz,1MHz处的相位噪声为-121dBc/Hz;最小频率分辨率为15Hz;在1.8V工作电压下,功耗为22mW。

CMOS分数频率综合器设计技术

现代无线通信要求频率综合器同时满足快速切换时间,小信道宽度和低噪声性能三方面的要求。分数N频率综合器在这方面的优良特性使得它在现代无线通信系统中被广泛使用。文章系统地讨论了用CMOS工艺实现分数频率综合器的技术问题,并对频率综合器的发展方向和面临的挑战提出了一些看法。

应用于5GHz WLAN的单片CMOS频率综合器

采用中芯国际(SMIC)的0.18μm混合信号与射频1P6MCMOS工艺实现了WLAN802.11a收发机的锁相环型频率综合器,它集成了压控振荡器、双模预分频器、鉴频鉴相器、电荷泵、各种数字计数器、数字寄存器和控制等电路。基于环路的线性模型,对环路参数的优化设计及环路性能进行了深入的讨论。流片后测试结果表明,该频率综合器的锁定范围为4096～4288MHz,在振荡频率为4.154GHz时,偏离中心频率1MHz处的相位噪声可以达到-117dBc/Hz,输出功率约为-3dBm。芯片面积为0.675mm×0.700mm。采用1.8V的电源供电,核心电路功耗约为24mW。

一种实现自调谐频率综合器的算法和结构

在集成的频率综合器中 ,工艺、温度和电源电压的变化使得频率综合器产生的中心频率和频率调谐范围与期望值发生偏移。文中指出了一种自调谐频率综合器的算法和结构 ,利用特殊结构的可编程压控振荡器和自调谐算法实现宽调谐范围的频率综合器 ,进而充分涵盖期望的输出频段。用 0 2 5 μmCMOS工艺设计了一个中心频率 2 2GHz,调谐范围为 338MHz的频率综合器 ,用于IEEE80 2 11b/g无线局域网系统的超外差收发机中 ,可以充分满足标准要求的 80MHz的调谐范围 ;给出了锁定某一目标频率时自调谐算法的具体工作过程 ,结果表明该算法和结构是正确的。

基于射频收发应用的低噪声频率综合器设计

随着无线通信技术的高速发展,载波频段的不断升高,对收发芯片中频率综合器的噪声性能提出了较高的要求。针对通信收发系统中频率综合器的设计,提出了一些低噪声的设计技术,电源电压1.2 V,采用SMIC 0.13μm CMOS工艺。主要对频率综合器主要组成模块鉴相器、电荷泵、LC型压控振荡器以及ΔΣ调制器的噪声性能进行了分析和优化,在此基础上提出了优化相位噪声的方案,并展示了关键模块的仿真结果和整体电路相位噪声的测试情况。结果显示其噪声性能达到了国内较高水平。