基于有限长脉冲响应滤波器和aTrous算法的小波心电信号去噪

微弱低频的心电信号采集中容易受到外界环境的干扰,必须先对其进行预处理才能用于心脏疾病的诊断。Mallat算法的小波分解重构法不能有效滤除心电信号中的工频和肌电干扰;小波阈值法不能有效滤除心电信号中的工频和基线漂移,重构的心电信号会产生伪吉布斯现象。针对以上情况,提出了一种基于有限长脉冲响应滤波器(FIR)和aTrous算法的小波去噪方法。该方法综合运用了50 Hz陷波器、aTrous算法小波分解重构法和小波阈值法。仿真郑州大学第二附属医院和MIT-BIH心率失常数据库的心电信号表明,该方法能够有效去除心电信号中的工频和基线漂移,大幅度衰减肌电干扰,同时有效消除伪吉布斯现象。

有限长脉冲响应滤波器在视频格式转换芯片中的应用

本文提出了一种高性能有限脉冲响应(FIR)滤波器结构,用于视频格式转换芯片中尺寸缩放模块算法的实现,该结构采用流水线技术1,同时结合了并行性、系数对称性、“0”的特性和乘法优化(加法代替);阐述了该FIR滤波器的设计原则和优化方法,给出了该FIR滤波器FPGA实现的框图和综合结果,与传统结构实现的FIR滤波器比较具有更高的性能和兼容性。

一种有限脉冲响应滤波器格型结构优化方法及灵敏度分析

有限脉冲响应(FIR)滤波器是无线通信研究中多载波调制系统的主要组成单元。针对有限字长效应导致FIR滤波器性能下降问题,该文提出一种FIR滤波器格型结构改善因量化导致的滤波器系数误差,即降低系数灵敏度,利用状态空间结构表示相应改进格型结构系数,并推导分析其系数灵敏度表达式。仿真实例验证理论推导结果,即改进格型结构系数灵敏度与采样周期相关。与传统格型结构相比,在量化字长和采样周期约束下,改进格型结构频响特性曲线更接近理想频响特性曲线,系数灵敏度更小,抗有限字长效应能力更好。

基于分布式算法有限脉冲响应(FIR)滤波器的FPGA设计

FIR滤波器是一种被广泛应用的基本的数字信号处理部件。针对采用常用方法设计实现FIR滤波器存在的问题,提出基于分布式算法设计并在FPGA上高效实现严格线性相位FIR滤波器的方案,通过编程仿真得到满意的结果。该方法实现FIR滤波器器件体积小、性能可靠、价格低廉、设计周期短,可作为高速数字滤波设计的较好方案。

无限长非负脉冲响应数字低通滤波器设计

提出了一种间接设计无限长非负脉冲响应（NNIIR）数字低通滤波器的方法。首先，根据指标要求采用常规设计方法得到非递归低通滤波器，再施加一辅助滤波器，使非递归低通滤波器非负。然后，在此基础上，再采用光滑迭代法获得FIR证据滤波器，即NNFIR低通滤波器。最后，针对上述已设计得到的NNFIR数字低通滤波器，采用FIR拟合法得到NNIIR数字低通滤波器的相关系数，使NNIIR数字低通滤波器的脉冲响应在某些采样点处逼近或等于NNFIR数字低通滤波器的脉冲响应。最后给出了NNIIR低通滤波器设计实例。通过实例仿真分析可知，设计得到的IIR滤波器脉冲响应均为非负，而且还具有阶数小，线性相位良好的优点，充分说明了设计方法的合理性与有效性。

有限长单位冲激响应FIR数字滤波器线性相位分析和结构图

FIR数字滤波器是信息处理中的重要部件 .本文对该滤波器的线性相频特性进行分析 。

改进型主成份分析外插脉冲响应滤波器设计

外插脉冲响应(EIR)滤波器设计技术是一种低复杂度有限冲击响应(FIR)滤波器设计技术,而基于主成份分析(PCA)的EIR(PCA-EIR)滤波器设计技术是一种有效(算法执行简单,效果较好)的EIR滤波器设计技术。PCA-EIR技术通过对由原型FIR滤波器系数组成的系数矩阵采用PCA技术进行降维来近似合成原型FIR滤波器,以达到降低原型滤波器硬件执行复杂度的目的。本文提出了一种简单有效的改进型PCA-EIR技术,其基本思想是将系数矩阵的前若干列向量保持不变,对剩余部分列向量组成的矩阵采用PCA技术进行降维来合成原型FIR滤波器。所提出改进型PCA-EIR技术的算法执行复杂度与传统PCA-EIR技术相当,且在滤波器频率响应指标基本相等的前提下,改进型PCA-EIR技术节省3.5%-17.5%乘法器和25.6%-51.6%加法器,从而进一步降低了FIR滤波器的硬件执行复杂度。

三维非分离型有限长冲击响应滤波器组的设计

提出了一种新的三维非分离线性相位二通道并具有完全重构的有限长冲击响应滤波器组的设计方法，与McClellan变换采用频率变换不同的是该方法是利用变量代换方法。通过调整一维窗函数的参数和传递函数可以灵活地控制三维滤波器的频率特性。最后给出了几个设计实例。

自适应滤波器的FPGA硬件实现

采用LMS算法和FIR框架结构,对一种基于FPGA硬件的自适应滤波器系统的实现方法展开探讨。系统采用自顶向下的模块化方案设计16阶自适应滤波器。顶层文件包含两个接口、FIR滤波、误差计量和抽头系数共5个模块。系统参数前期均由MATLAB仿真验证选取最优值。硬件测试平台选用以ZYNQ-7000系列芯片为核心的开发板。加噪正弦波信号经系统滤波处理后通过示波器观测,显示去噪效果良好,且通过逻辑分析仪抓取的结果与MATLAB理论仿真结果符合度较好。系统可以封装成一个自适应反复调用的功放IP核,适用于音频、图像、视频等信号滤波处理领域,具有一定的工程应用价值。

有限长冲击响应滤波器线性相位条件证明

非线性相位畸变会破坏信号表达效果,一些场合如立体语音、图像处理以及数据传输等要求数字滤波器满足线性相位条件.有限长冲击响应滤波器在序列对称的条件下具有线性相位,但其必要性条件证明方面的文献很少.本文给出了线性相位必要性条件的一种证明,丰富这方面的证明方法,也可帮助学习者进一步理解线性相位的充分必要条件.

基于一种新的三模集的低通FIR数字滤波器设计

本文对低通有限脉冲响应(FIR)数字滤波器的设计进行了研究;在对常用三模集和传统的具有脉冲响应系数的FIR数字滤波器分析的基础上,提出将一种新的三模集应用于低通FIR数字滤波器设计的新方法。该FIR滤波器由多个乘法-累加器单元构成,实现正向转换器、并行算术通道和逆向转换器的功能。正向转换器将一个二进制数编码成一个关于模集的余数表示的数,每个算术通道对模集的每个模进行模乘和累加,逆向转换器将一个余数表示的数解码为其等效的二进制数,算术通道以完全并行的架构工作,从而实现轻量化的计算和简单的结构;最后的仿真实验结果不仅验证了本文提出的设计方法的有效性,而且相比于传统的单向转换设计,本文提出的设计方法有更小的滤波器系数偏差和更好的频率响应等波纹特性。

基于时间模式信号处理的三阶FIR滤波器实现

文中提出了一种基于时间模式信号处理电路的三阶低通有限脉冲响应(FIR)滤波器的实现。滤波器拓扑由一组新颖的构建块组成,这些构建块在时间模式下执行必要的功能,包括z-1运算、时间加法和时间乘法。设计的时域三阶FIR滤波器的输出与采样频率同步,且该滤波器的拓扑结构是模块化的,因此只需增加延迟和乘法器的数量就可以创建高阶滤波器。滤波器是在28 nm三星全耗尽绝缘体上硅FD-SOI工艺中设计的,电源电压为1 V,采样频率为5 MHz,仿真结果验证了理论分析的正确性,FIR滤波器在50 kHz的输入频率下实现了38.6 dB的信噪加失真比(SNDR),功耗约为200μW。

基于改进蝗虫优化算法的FIR滤波器设计

针对蝗虫优化算法(GOA)在设计有限脉冲响应(FIR)数字滤波器时易陷入局部最优等问题,引入参数c非线性递减、自适应步长的Levy飞行策略,提出一种改进的蝗虫优化算法(IGOA)并将其应用在FIR数字滤波器设计上。仿真结果表明与原始GOA和粒子群算法(PSO)相比,改进的蝗虫优化算法设计FIR数字滤波器时更加稳定、有效。

基于有限脉冲响应滤波器的数字全息零级像消除

针对数字全息中零级像的存在影响数字再现像的质量,分析数字全息图的记录、再现原理及频谱特性,提出了一种利用有限脉冲响应滤波器消除全息图数字再现中零级像的方法。该方法只需记录一幅数字全息图,不需要相移器材或其他辅助设备,直接利用数字图像处理对数字全息图在空域进行预处理,消除全息再现时的零级像干扰。对比了数字模拟和实验拍摄到的全息图在应用有限脉冲响应滤波器消除零级像前后的再现结果,表明该方法可消除零级衍射像,改善重建像质量,并且算法简单。

高速并行FIR滤波器的FPGA实现

提出了一种基于多相滤波器的并行有限脉冲响应(finite impulse response,FIR)滤波器结构,可以有效提高滤波器运算的吞吐率,与传统的串行滤波器结构比,并行滤波器运算速度可以提高L倍,其中L为并行的路数,并且运算延迟小。首先从理论上分析了基于多相滤波器的并行滤波原理,并以八路并行为例,对FIR滤波运算做了浮点仿真验证。然后用经典符号数表示以及优化定点滤波器系数,并针对滤波器系数设计了流水线结构。最后在Altera的Stratix II系列芯片上实现了定点并行滤波器。可编程逻辑阵列(field programmable gatearray,FPGA)编译以及下载测试结果表明,该滤波器仅占用少量的资源,其等效吞吐率可以达到2 GHz。

基于FPGA的IIR数字滤波器的设计与仿真

提出一种在FPGA中实现高速IIR数字滤波器的方法,在理论上分析了IIR数字滤波器系数取整后的稳定性问题;利用FDATool设计滤波器,在Matlab中编程仿真;使用实验仿真的方法确定IIR滤波器系数量化字长,保证了IIR滤波器性能和硬件资源的优化,使IIR滤波器能适用高速场合,研究了FPGA中运算部件的运算特点,采用Verilog硬件描述语言实现迭代运算及有符号数乘法;最后编程实现IIR数字滤波器,通过QuartusII仿真并在FPGA上实现。通过试验验证,该方法设计的IIR数字滤波器收敛,能适用于对实时性要求高的系统中。

数字双频陷波滤波器的优化级联设计方法

数字双频陷波滤波器主要用于消除或抑制数字信号中的2个频率分量。首先推导出增益可控单频陷波滤波器的设计公式;然后采用特定的幅度响应控制策略,通过级联2个单频陷波滤波器,实现了数字双频陷波滤波器的优化设计;最后对所提设计方法的有效性和实用性进行了一系列的仿真实验验证。

一种高速FIR滤波器的设计及实现

本文提出了在ASIC中实现高速滤波器的一种新型结构,这种结构是使用流水线技术,通过对高速乘法器的合理分割并组合Wallace加法树阵列构成,采用这种结构可以实现任何阶数的高速FIR滤波器。文章最后对所设计的滤波器的各个部分进行了时延分析,并与传统结构实现的滤波器进行了性能比较。

基于FPGA的高阶FIR滤波器设计

以对激光陀螺的滤波为应用背景,利用FPGA内部RAM、ROM和乘法器IP核为核心,经过可靠的同步时序设计和稳定的逻辑控制设计,在低成本的情况下很好地实现了一种高阶滤波器的设计;并且具有良好的可移植性。使用该滤波器,极大地降低了系统成本和复杂度,可以使设计人员轻松地完成对激光陀螺的高阶滤波,而不需要提高系统硬件成本。

数字滤波器设计的文化量子算法

有限脉冲响应(FIR)和无限脉冲响应(IIR)数字滤波器的设计实质可看作是多参数优化问题。为实现高效的数字滤波器,首先将滤波器的设计转化为滤波器参数的约束优化问题,然后提出文化量子(CQ)算法在参数空间进行并行搜索以获得滤波器设计的最优参数值。提出的文化量子算法结合文化原理,在量子种群空间更新中使用了量子旋转门的知识进化机制,是一种可用于实数解优化的快速多维搜索算法。计算机仿真实验表明在对FIR和IIR数字滤波器设计时,文化量子算法的收敛速度和性能都优于粒子群,量子粒子群以及自适应量子粒子群优化等算法,证明了该方法的有效性和优越性。