产生非标准时钟频率的编程基准振荡器

尽管制造商能提供多种频率的晶振、陶瓷振子以及全封装振荡器，但仍然可能碰到需要非标频率的情况。当某个独特积分器应用需要一个2021Hz固定频率时钟时，可以用图1电路解决这个问题．只需要增加少量外接的便宜元件。振荡器的核心是一个小型汇编语言过程，它只用12条指令构成均等的固定长度的分支循环。一个简单的VB程序提供一个用户输入窗口，用于计算出创建目标频率所需的循环次数，另外还用于确定结束输出周期所需独立指令周期数（图2）。

PLL调频立体声接收机制作

锁相环(PLL)电路PLL(锁相环)电路的基本组成如图1。压控振荡器(VCO)是一种用电压控制振荡频率的电路。假定基准振荡器的频率为100kHz,若要构成一个700MHz 的PLL 路,VCO 的输出需经过分频系数 N=700的分频器。也得到一个100kHz 的信号,若两者完全相同,比较器输出的 VCO 的控制电压不变,就能得到稳定的70MHz 的输出。由于某种原因使频率发生变化,经比较器和 LPF 输出的电压产生高低变化,对 VCO 的振荡频率起到补偿作用,使振荡稳定。若频率增高,加在 VCO