一种采用改良基-2^(6)算法的低复杂度高吞吐量FFT处理器设计

面向无线个人局域网应用设计了一种高吞吐量、低复杂度的2048点快速傅里叶变换处理器。提出了新型改良基-2^(6)算法用于降低硬件实现复杂度,采用多路径负反馈架构来提高数据吞吐量。为了减少硬件成本,采取正则有符号数常数乘法器替代布斯乘法器完成除旋转因子W_(2048)外所有旋转因子的复数乘法运算。另外,采用了一种减少存储旋转因子W_(2048)系数只读存储器空间的方法,将其存储空间减少为原来的一半。基于QUARTUS PRIME平台的仿真结果显示,工作频率为320 MHz时,最高数据吞吐速率达到了2.6 Gsample/s,而且对比以往的研究方案至少可节约逻辑单元使用量23%,记忆体单元使用量12%。

基于FPGA架构的可变点FFT处理器设计与实现

通过对传统的基-4快速Fourier变换(FFT)算法进行优化,降低基-4算法的复杂度,使其具有基-2算法的蝶形结构.采用优化后的基-4/2混合基算法及流水线基-22单路延时反馈(R22SDF)结构设计可变点FFT处理器,并对输出结果进行功能和信号仿真验证.结果表明,该处理器的有效性和执行效率均表现良好.