基于FPGA的No.7信令FISU过滤

针对CPU处理填充信号单元(FISU)存在的缺陷,分析No.7信令系统的初始定位和FISU处理过程,提出一种基于FPGA实现FISU过滤的设计方案,给出实现的原理框图、FPGA与CPU之间的通信机制和信号处理流程,使用ISE和ModelSim软件进行仿真。仿真结果表明该方案是正确、可行和有效的。