在增益增强型运算放大器优化中采用了自动设计方法,此方法在电路性能方程式和自适应遗传优化算法基础上对电路性能指标进行优化。该放大器在0.18μm CM O S工艺条件下中开环增益为92.1 dB,单位增益带宽积为1.78 GH z,相位裕度为55.1...在增益增强型运算放大器优化中采用了自动设计方法,此方法在电路性能方程式和自适应遗传优化算法基础上对电路性能指标进行优化。该放大器在0.18μm CM O S工艺条件下中开环增益为92.1 dB,单位增益带宽积为1.78 GH z,相位裕度为55.1°和0.2%建立时间为1.27 ns,同时说明此优化设计方法的有效性。展开更多
针对传统N通道滤波器存在增益以及时钟的偶次谐波对滤波性能产生不利影响的问题,利用增益提高技术和差分时钟技术提出了一种增益提高型、时钟偶次谐波消除的N通道带通滤波器。在TSMC 90 nm工艺参数和1.2 V电源电压下对其进行Spectre模...针对传统N通道滤波器存在增益以及时钟的偶次谐波对滤波性能产生不利影响的问题,利用增益提高技术和差分时钟技术提出了一种增益提高型、时钟偶次谐波消除的N通道带通滤波器。在TSMC 90 nm工艺参数和1.2 V电源电压下对其进行Spectre模拟。结果表明,滤波器的增益高于9.8 d B,中心频率可调范围为0.2~2.2 GHz,S11>10 d B,IIP3>11 d B,阻带抑制为26 d B。电路结构简单,仅由反向器、开关和电容组成,且易于集成。展开更多
文摘在增益增强型运算放大器优化中采用了自动设计方法,此方法在电路性能方程式和自适应遗传优化算法基础上对电路性能指标进行优化。该放大器在0.18μm CM O S工艺条件下中开环增益为92.1 dB,单位增益带宽积为1.78 GH z,相位裕度为55.1°和0.2%建立时间为1.27 ns,同时说明此优化设计方法的有效性。
文摘设计了一种用于高速ADC中的全差分运算放大器。该运算放大器由主运放、4个辅助运放和一种改进型开关电容共模反馈电路组成,主运放采用折叠式共源共栅结构,并引入增益增强技术提高增益。采用SMIC 0.18μm,1.8 V工艺,在Cadence电路设计平台中利用Spectre仿真,结果表明:运放增益达到115 d B,单位增益带宽805 MHz,而功耗仅为10.5 m W,运放在8 ns的时间内可以达到0.01%的建立精度,可用于高速高精度流水线(Pipelined)ADC中。
文摘针对传统N通道滤波器存在增益以及时钟的偶次谐波对滤波性能产生不利影响的问题,利用增益提高技术和差分时钟技术提出了一种增益提高型、时钟偶次谐波消除的N通道带通滤波器。在TSMC 90 nm工艺参数和1.2 V电源电压下对其进行Spectre模拟。结果表明,滤波器的增益高于9.8 d B,中心频率可调范围为0.2~2.2 GHz,S11>10 d B,IIP3>11 d B,阻带抑制为26 d B。电路结构简单,仅由反向器、开关和电容组成,且易于集成。