处理器微体系结构安全研究综述

在CPU指令流水线中,为了提高计算机系统的执行效率而加入的Cache、TLB等缓存结构是不同进程共享的,因此这些缓存以及相关执行单元在不同进程之间的共享在一定程度上打破了计算机系统中基于内存隔离实现的安全边界,进而打破了计算机系统的机密性和完整性。Spectre和Meltdown等漏洞的披露,进一步说明了处理器微体系结构所采用的乱序执行、分支预测和推测执行等性能优化设计存在着严重的安全缺陷,其潜在威胁将涉及到整个计算机行业的生态环境。然而,对于微体系结构的安全分析,到目前为止尚未形成较为成熟的研究框架。虽然当前针对操作系统内核及上层应用程序的漏洞检测和安全防护方面已经有较为成熟的方法和工具,但这些方法和工具并不能直接应用于对微体系结构漏洞的安全检测之中。一旦微体系结构中出现了漏洞将导致其危害更加广泛并且难以修复。此外,由于各个处理器厂商并没有公布微体系结构的实现细节,对于微体系结构安全研究人员来说,微体系结构仍然处于黑盒状态,并且缺少进行辅助分析的工具。这也使得微体系结构的安全分析变得十分困难。因此本文从当前处理器微体系结构设计中存在的安全威胁入手,分析了其在设计上导致漏洞产生的主要原因,对现有处理器微体系结构的7种主流攻击方法进行了分类描述和总结,分析对比现有的10种软硬件防护措施所采用的保护方法及实用效果,并从微体系结构漏洞研究方法、漏洞防护及安全设计等方面,进一步探讨了处理器微体系结构安全的研究方向和发展趋势。

x86处理器向量条件访存指令安全脆弱性分析

单指令多数据流(Single Instruction stream,Multiple Data streams,SIMD)是一种利用数据级并行提高处理器性能的技术,旨在利用多个处理器并行执行同一条指令增加数据处理的吞吐量.随着大数据、人工智能等技术的兴起,人们对数据并行化处理的需求不断提高,这使得SIMD技术愈发重要.为了支持SIMD技术,Intel和AMD等x86处理器厂商从1996年开始在其处理器中陆续引入了MMX(MultiMedia Extensions)、SSE(Streaming SIMD Extensions)、AVX(Advanced Vector eXtensions)等SIMD指令集扩展.通过调用SIMD指令,程序员能够无需理解SIMD技术的硬件层实现细节就方便地使用它的功能.然而,随着熔断、幽灵等处理器硬件漏洞的发现,人们逐渐认识到并行优化技术是一柄双刃剑,它在提高性能的同时也能带来安全风险.本文聚焦于x86 SIMD指令集扩展中的VMASKMOV指令,对它的安全脆弱性进行了分析.本文的主要贡献如下:(1)利用时间戳计数器等技术对VMASKMOV指令进行了微架构逆向工程,首次发现VMASKMOV指令与内存页管理和CPU Fill Buffer等安全风险的相关性;(2)披露了一个新的处理器漏洞EvilMask,它广泛存在于Intel和AMD处理器上,并提出了3个EvilMask攻击原语:VMASKMOVL+Time(MAP)、VMASKMOVS+Time(XD)和VMASKMOVL+MDS,可用于实施去地址空间布局随机化攻击和进程数据窃取攻击;(3)给出了2个EvilMask概念验证示例(Proof-of-Concept,PoC)验证了EvilMask对真实世界的信息安全危害;(4)讨论了针对EvilMask的防御方案,指出最根本的解决方法是在硬件层面上重新实现VMASKMOV指令,并给出了初步的实现方案.

高性能微处理器微体系结构级功耗模型及分析

基于Itanium 2微处理器体系结构提出单时钟和多时钟域两种基准模型 ;对处理器的电路级特性进行微体系结构级抽象 ,建立了参数化的峰值功耗估算模型 ;提出事件调度算法 ,实现了多时钟域处理器系统的行为级模拟 ;以IMPACT工具集作为模拟引擎实现了处理器的动态功耗模拟模型 .与其它同类模型Wattch相比 ,该模型能够支持多时钟系统的模拟 ,峰值功耗估算精度高了约 3% ,而模拟速度提高了 4 2 % .通过实验说明了多时钟域的功耗特性 ,在一种多电压和频率环境下 ,多时钟域处理器的功耗和能量分别降低了 2 1%和 38% .该模型可以很好地应用到体系结构级低功耗研究设计 .

面向终端的网络安全处理器体系结构设计

提出了一种面向终端的网络安全处理器体系结构设计.该设计采用基于宏流水的总线结构,提高了数据平面的数据传输速率,缓解了总线仲裁压力.将流存储机制应用到处理器的层次化存储结构中,结合经过指令集优化的网络安全处理引擎,提高了多任务并行计算能力.同时设计了安全防护电路,用于保证处理器自身的安全性.实验和分析证明了提出的网络安全处理器具有较高的性能,能够满足终端设备的通信需求.

基于IPSec的下一代高性能安全处理器的体系结构

IPSec是目前适合所有Internet通信的惟一一种安全技术。通过分析IPSec的处理过程,指出网络安全处理器的使用是IPSec协议高效实现的关键,并详细介绍了目前典型安全处理器的结构和应用。由于目前的网络安全处理器无法满足OC 48及其以上速率接口的处理要求,对下一代高速网络安全处理器的体系结构进行了分析和预测。

一种可编程安全处理器体系结构的研究与实现

提出了一种可编程安全处理器PSP(Programm ab le Security Processor)的体系结构,该体系结构由SPARC V8处理器内核、AHB片上总线及密码算法模块等部分构成,密码算法模块通过AHB总线与处理器内核进行高速交互.FPGA原型实现表明,该安全处理器能通过SPARC指令编程进行灵活控制,密码算法模块可以按需配置,能够满足嵌入式计算中对安全性和灵活性的需要.

高性能微处理器的微体系结构能量有效性

降低处理器的能量消耗 ,提高能量使用的有效性是高性能微处理器进一步发展的关键问题 .传统的依靠工艺改进降低功耗的方法已经不能满足功耗增长的要求 .线路层、门层等低层能量优化方法已经得到广泛研究 .更高层次的微体系结构层、编译层和应用层的优化是更有效的优化方法 ,但是现在一直缺乏很好的比较微体系结构能量有效性的尺度 .该文给出了比较微体系结构能量有效性的方法 ,提出微体系结构能量有效性尺度Metricarch.作者使用该尺度对高性能微处理器的微体系结构能量有效性进行了研究 ,对最新的高性能微体系结构的能量有效性进行了比较分析 ,进而 ,得出结论 :现代微处理器的微体系结构能量有效性呈现下降趋势 ,当前系统能量有效性发展主要还是来自于工艺水平的提高 ,能量有效性高的微体系结构代表了高性能微处理器发展的方向 .

Pentium4处理器微体系结构分析

描述了IntelPentium4的NetBurst微体系结构 ,着重分析其内部实现的细节。回顾了Intel处理器的设计 ,分析了NetBurst微体系结构 ,再结合其内部功能单元 ,分析了其指令流水的过程 ,最后 。

安全处理器体系结构的现状与展望

安全处理器(Security Processor,SP)是处理器的一个重要分支,体系结构对其性能有重要的影响.介绍了各种不同的安全处理器的体系结构以及它们的优缺点,并根据它们各自的特点进一步介绍了它们的性能优化方法.通过对比研究发现,随着集成电路集成度提高,在安全处理器功耗水平和芯片面积维持较低增长的情况下,其可以逐步实现较以前更多、更难的功能,同时,其加解密速度、灵活性、可升级性等性能都获得较大的提升.另外,通过本文介绍,可以清晰地了解不同种类安全处理器的异同点和优缺点以及安全处理器发展的脉络,指导更好地设计和使用安全处理器.

面向处理器微体系结构评估的高通量MicroBenchmark研究

基准测试程序是评估处理器微体系结构设计的重要手段,然而当前的基准测试程序无法有效全面地评估面向高通量应用的处理器微体系结构的设计.基于此,针对高通量应用的特征,提出了用于评估面向高通量应用的处理器微体系结构设计的基准测试程序——HTC-MicroBench.首先,提出一种基于应用特征的高通量应用分类方法,并基于此分类方法对高通量应用中的Workload进行分类.其次,针对高通量应用的特征,提出了一种基于线程的作业处理节点并行化模型,基于此模型完成了HTCMicroBench的设计和实现.最后,从作业并发性、作业之间的耦合性和Cache使用效率等指标对HTCMicroBench进行实验评估;并基于HTC-MicroBench对TILE-Gx和Xeon两种处理器的并行加速能力做了评估,高并发、低耦合和由Workload特征所体现出的不同Cache命中率的评估结果说明了HTCMicroBench能够准确刻画高通量应用的特征,并对面向高通量应用的处理器微体系结构的设计进行有效的测评.

处理器微体系结构时间侧信道攻击与防御

随着处理器性能优化的不断深入,越来越多的基于时间的微体系结构侧信道被研究者披露,对现实的商业处理器发起攻击,成功泄露了安全关键信息.性能优先的处理器设计理念是这些侧信道产生的根源所在.首先,保障处理器动态性能要求不同程序共享微架构组件.其次,微架构设计优化导致了程序执行的快速和慢速微架构行为.文章从三个方面对微体系结构侧信道研究进行了梳理:①结合微架构组件的特点,分析了各微架构组件时间侧信道的建立;②按照基于复用和基于竞争将现有的微体系结构侧信道攻击进行分类并进行全面介绍;③按照基于隔离,基于随机,以及基于检测,概括现有基于硬件的微体系结构侧信道防御.

网络处理器体系结构的比较与分析

网络处理器作为路由器设计的关键部分，不仅具有ASIC的功能，同时有着通用CPU的编程能力，在速度与可编程方面均有着优良的性能。该文主要阐述IBM NP4GS3与Intel IXP 1200两款网络处理器的体系结构，并对网络处理器的总线设计、微引擎机制、存储器设计等关键部分加以比较分析，为设计网络处理器提供参考。

单片密码数据处理器系统结构的设计

本文提出了一种单片密码数据处理器系统结构的设计,这些系统结构涉及到微处理器的体系结构、数据接口、用户身份识别接口、密码算法的专用部件、密码算法RSA和CHES的实现IP模块以及伪随机数发生器,这些模块是单片密码数据处理器系统所必须有的,单片密码数据处理器的体系结构不同于其它系统,在结构上具有一定的保密作用,同时具有密码专用部件和密码专用指令用于加速密码数据处理的速度,因此具有许多密码特色,是信息安全设备设计中有效的SoC芯片。

一种可扩展的并行处理器模型设计及性能评估

开发和设计并行处理器是一种有效提高图像处理速度的方法。本文分析了国内外近年来各种并行处理器的发展状况,提出了一种可扩展的面向图像处理的并行处理器架构(EPIP)和专用指令集。该架构复用多个流处理单元(SP)以单指令多数据流方式组织充分实现了数据级并行。单个流处理单元内采用超长指令字(VLIW)技术和并行多线程技术(SMT)分别实现指令级并行和任务级并行。专用指令集支持对私有寄存器和共享寄存器的混合寻址。利用SystemVerilog对该架构进行时钟精确建模,并将常见图像处理算法在该结构上进行了映射。最后给出了EPIP初步的性能评估结果。

EDSMT微体系结构研究

本文提出了一种多线程微处理器微体系结构EDSMT。EDSMT有效结合显示并行指令计算 EPIC和动态同时多线程DSMT技术,通过软、硬件协同的方式充分开发和有效支持多个层次的并行性。EDSMT能够降低硬件设计的复杂性,提高微处理器性能。

乱序超标量处理器核的性能分析与优化

随着处理器微体系结构日益复杂,性能分析在处理器研制过程中的作用越来越重要。常用的性能分析方法是建立性能模型,该方法主要用于研制初期的设计空间探索,如果用于微体系结构级的分析和优化,速度和精度都会成为限制因素。因此,提出一种基于计数器的性能分析方法,该方法以项目组已经完成的一款处理器核的硬件实现代码为基础,在处理器核外部添加一个专用性能监测单元,收集微体系结构分析和优化需要的各种事件,并通过结果分析器对统计的事件进行分析,得到微体系结构实现的性能受限因素。采用此方法,在现场可编程门阵列原型系统上对SPEC CPU2000测试程序运行时的性能受限因素进行分析,并根据分析结果采取相应的优化措施,优化后的处理器核性能得到了明显提升。

处理器分支预测攻击研究综述

分支预测器是现代处理器的重要微架构组件,它可有效缓解流水线的控制流冒险问题,提升处理器性能.然而,尽管分支预测器的设计越发先进,设计细节也不被处理器厂商公开,但基于分支预测器的分支预测机制存在的安全问题仍不断被研究人员曝光.利用分支预测机制,攻击者能构建侧信道或隐藏通道,从而绕过软硬件的安全边界检查.在著名的Spectre攻击中,分支预测器还被用来构建瞬态执行窗口,这打破了被错误预测并执行的指令对软件程序员完全透明的错误安全假设.Spectre攻击曝光后,分支预测的安全问题越来越受到重视,相关的攻击变种与防御措施成为学术界和工业界共同关注的课题.本文从分支预测器的设计角度出发,从已公开和被研究人员逆向工程出的分支预测器设计中总结了分支预测器的工作机制,然后按分支预测器填充方式、分支预测器索引方式和分支预测利用过程等特征对现有的分支预测攻击进行归纳和整理,并总结了这些攻击的攻击模型,包括攻击场景与攻击链.随后,本文结合Intel、AMD和ARM等主流商用处理器的典型微体系结构,从攻击模型深入分析了各分支预测攻击的关联性、创新点和可行性,并提出一种评价分支预测类瞬态执行攻击可行性的理论方法.最后,本文讨论了分支预测攻击未来的研究趋势、相关的防御策略以及安全分支预测器设计等诸多问题.

周期级精确的微体系结构模拟器开发环境

为了提高开发高精度微体系结构模拟器的效率,设计了一种微体系结构模拟器开发环境uArch IDE。uArch IDE对处理器中的信号传递以及执行块进行抽象,通过调度算法模拟处理器硬件的并行行为。uArch IDE将模拟算法与用户自定义微体系结构相互独立使得开发环境与体系结构无关,并通过分析模拟器运行特征优化了在uArch IDE中开发的模拟器的执行效率。以MIPS 32处理器作为测试用例,uArch IDE生成的模拟器与Verilog建立的前仿模型进行比较,模拟器在模拟精度上达到周期级准确,模拟速度是后者的123倍。

可重构密码处理器设计思想探讨

本文探讨了可重构密码处理器的设计思想和体系结构设计方法,并证明了用这种处理器进行密码运算的灵活性和安全性。