双脉冲感应腔磁芯自动复位

对采用电缆延时方法的双脉冲直线感应加速器组元感应腔磁芯的自动复位进行了模拟和实验研究。利用Pspice软件对Blumlein线充电预脉冲积分的影响因素进行了模拟,将预脉冲伏秒值与主脉冲幅度之比定义为"复位脉宽",作为评判预脉冲对感应腔磁芯复位能力的判据。不同负载情况下的高压双脉冲实验结果表明,该判据有较高的准确度,依照判据要求调节Blumlein线负载后,可在基本不影响主脉冲的前提下解决双脉冲感应腔磁芯的复位问题。

一种宽电源范围时钟IP设计

提出了一种适用于1.8/2.5/3.3 V宽电源范围的时钟IP电路结构。为了抑制电源变化时鉴频鉴相器(PFD)复位脉冲信号对电荷泵(CP)性能所产生的影响,提出了一种恒定复位脉宽产生电路结构。采用超低失配CP,增加输出电流匹配性,当控制电压在0.2~(V_(DD)-0.2)V范围内变化时,I_(UP)/I_(DN)电流失配小于0.09%。引入对称负载结构环形振荡器(RO),抑制电源变化对环路性能所产生的影响。基于SMIC 180 nm CMOS工艺,完成整体电路设计与仿真,输出频率为100~500 MHz。仿真结果显示,当输入参考频率为50 MHz、输出频率为250 MHz时,在1.8/2.5/3.3 V电源电压下,功耗分别为8.2/12.5/18.4 mW,参考杂散低于-74 dBc,输出均方根抖动为1.8 ps。