一种高效的复信号处理芯片设计

本文提出了一种高效的复信号处理芯片的设计方法。本芯片是某雷达信号处理机的一部分,接收3组ADC的输出复数据,依次完成去直流、加窗、512点FFT、求功率谱和累加3组信号的功率谱等功能。在这5种功能中,加窗、512点FFT和求功率谱复用一个蝶形单元。本芯片由单片FPGA实现,计算精度高、速度较快,满足雷达系统的实时处理要求。