浮点ALU中选择进位复合加法器的优化设计

针对浮点ALU中加减运算要求同时计算sum和sum+1的特点,综合考虑延时和面积,采用选择进位结构设计复合加法器。给出了选择进位加法器延迟时间与分组方式的关系,以及最优化分组方法,将其应用于复合加法器的设计中,并用HSPICE在0.18?mCMOS工艺下的模拟结果进行验证。