复杂指令集流水线系统设计

摒弃传统流水线设计必须先将复杂指令集指令转化为精简指令集指令,然后再按照精简指令集实现流水线的方法.采用拓展的哈佛结构,设计新型指令流水线前端多指令缓冲和双指令指针,以及流水线中、后端双总线寄存器组和多端口数据存储器,优化指令流水线结构,实现高效率的复杂指令集指令流水线系统.设计从理论上解决了复杂指令集流水线实现的两个难点:寄存器和存储器读写冲突问题,以及流水线各阶段功能和任务划分.VHDL语言建模,用ModelSim和Xilinx仿真、测试,证明复杂指令集流水线系统设计可行.

为具有复杂指令的嵌入式DSPs进行代码选择

研究了嵌入式数字信号处理器进行代码产生时的指令选择问题,研究复杂指令如何影响寻求最优的树覆盖,同时介绍一个两遍指令选择模型,这种选择模型能够很好的开发和利用可用的指令级并行性.这种技术和以前的工作相比能显著的提高代码的质量,这一点已经在很多的DSP上得到了验证.

《计算机组成原理》复杂指令模型机设计与实现

本文介绍了《计算机组成原理》课程的一个综合设计性实验设计与实现过程,使学生能够在完成基本部件课程的基础之上进一步提高创新能力,知识的综合运用能力和分析问题、解决问题的能力。

复杂指令有效性的评价

本文通过分析Motorola 68000的一组指令研究了复杂指令的有效性,并给出了评价复杂指令的有效性的一般准则.虽然复杂指令有许多明显的缺点。但经过周密考虑所选择的少量复杂指令有助于提高CISC和RISC微处理器的性能.

《计算机组成原理》课程复杂模型机的深度开发

介绍了《计算机组成原理》课程的一个综合设计性实验设计与实现过程,使学生能够在完成基本部件课程的基础之上进一步提高创新能力、知识的综合运用能力和分析问题、解决问题的能力。

并行CISC指令译码器的设计与实现

针对x86系列兼容微处理器串行译码速度慢、效率低的缺点,提出了一种并行译码器设计方案。该方案将整个译码过程分为长度译码和地址译码两个阶段进行流水译码,在指令不带前缀的情况下单拍完成长度译码,支持任意两条指令并行译码,提高了译码效率。其使用Verilog-HDL进行描述,SYNOPSYS-DV在SMIC CMOS0.18工艺库下进行综合。结果表明完全达到了设计要求。

新型电路为机器人“思考”腾出空间

据报道,英国伦敦国王学院研究人员首次研发出无需电力就能向机器人发出复杂指令的方法,这能为机器人“大脑”腾出更多“思考”空间。这一世界首创成果为新一代机器人的诞生开辟了可能。研究成果发表在最新一期《先进科学》杂志上。

CPU指令集详解

CPU依靠指令来计算和控制系统，每款CPU在设计时就规定了一系列与其硬件电路相配合的指令系统。指令的强弱也是CPU的重要指标，指令集是提高微处理器效率的最有效工具之一。从现阶段的主流体系结构讲，指令集可分为复杂指令集和精简指令集两部分，而从具体运用看。如Intel的MMX（Multi Media Extended）、SSE、SSE2（Streaming—Single instruction multiple data-Extensions2）和AMD的3DNow!

基于ARM9的无线视频监控系统设计与实现

为实现视频监控系统的便携性和可移动性,提出以ARM920T-S3C2440为中央处理器的嵌入式系统设计方案。对系统分别进行软硬件设计,硬件系统主要是设计外围硬件设备的原理图和PCB图,对制作的电路板焊接并调试,针对调试过程中出现问题给予解决;软件系统中移植Linux操作系统并加载摄像头驱动程序。分别可以在Windows和Linux两个系统中实现视频监控,实验结果表明两种方案能实时实现视频的无线监控。

基于ARM9的视频监控系统设计

提出一种基于ARM9和GPRS网络的嵌入式安防报警系统。以S3C2440处理器作为控制核心,将摄像头采集的图像数据进行压缩,利用GSM模块向用户提供短信通知和彩信确认,用户根据情况发送命令,控制云台或者报警,实现对现场的实时监控。实验结果表明,该系统图像采集稳定,监控效果良好,具有较好的应用前景。

基于JTAG的片上调试器与调试系统的设计实现

提出了一种基于JTAG协议的嵌入式CISC处理器的调试系统的设计方案。针对自主研发的教学用JU-C2型处理器设计了片上调试器和CPU内部寄存器扫描链,为构成一个完整的调试系统,还设计了USB-JTAG协议转换器和PC机控制软件。调试系统可以实现微指令级和机器指令级的单步、断点以及CPU内部寄存器值的查看和PC(程序计数器)写入,还有CPU的运行停止和复位这些常用的调试功能。分别介绍了系统的各个组成部分以及它们的原理,进行了系统测试,验证系统工作的正确性。调试系统对CPU内部数据通路侵入性较小,在教学中也有一定的实用性。

X86结构中微程序ROM的实现技术浅析

微程序控制是X86结构的一个显著特点,深入剖析了X86结构中微程序部件的结构形式,对微程序ROM的结构组织、具体电路的实现形式等问题进行了较为详尽的阐述。

一种低成本八位嵌入式MCU内核设计

本文介绍了一个低成本大的8位嵌入式微控制器内核设计,设计采用哈佛结构,双数据总线,指令系统兼容CYASM指令集。本文针对减小面积以实现低成本的目的,详细介绍了系统结构及各模块的设计思想和改进方法。

基于VHDL语言的CISC-CPU系统设计

应用XILINXISE软件开发平台,采用自顶向下的设计方法及VHDL语言描述开发设计了CISC-CPU系统.将CISC-CPU划分成九个基本功能模块,进行编译综合及仿真,给出了指令执行的仿真波形,验证了CPU指令的功能.

基于ADL的抽象级嵌入式系统设计方法研究

为提高嵌入式系统设计的效率,对一种抽象级嵌入式系统设计方法进行了初步探讨。采用该方法使用基于XML(ex-tensible markup language)的ADL(architecture description language)语言对嵌入式系统进行抽象级的模型描述,并编写与系统对应的模板文件,再利用EMF(eclipse modeling framework)提供的JET(Java emitter templates)技术自动生成该系统的硬件描述语言源代码。最后将代码经过综合和适配后下载到FPGA(field programmable gate array)芯片,实现了嵌入式系统。该方法设计效率高,具有灵活和实用的特点。为说明该方法的可行性和特点,描述了利用该方法设计一个八位CISC模型CPU的完整过程,该设计通过仿真和实验得到了验证。

嵌入式Flash CISC/DSP微处理器的研究与实现

本文研究一种新的既具有微控制器功能 ,又有增强DSP功能的高性能微处理器的实现架构 .在统一的增强CISC指令集下 ,我们将基于哈佛和寄存器 寄存器结构的微处理器模块和单周期乘法 /累加器、桶形移位寄存器、无开销循环及跳转硬件支持模块、硬件地址产生器等DSP功能模块以及嵌入式FlashMemory和指令队列缓冲器有机的集成起来 ,在统一架构下通过单核实现CISC/DSP微处理器 ,有效地提高了处理器的性能 .该微处理器采用 0 35 μmCMOS工艺实现 ,芯片面积为 2 5mm2 .在 80M工作频率下 ,动态功耗为 4 2 5mW ,峰值数据处理能力可达 80MIPS .该处理器核可满足片上系统 (SOC)对高性能处理器的需求 .

8位CISC微处理器的设计与实现

介绍了一种基于FPGA芯片的8位CISC微处理器系统,该系统借助VHDL语言的自顶向下的模块化设计方法,设计了一台具有数据传送、算逻运算、程序控制和输入输出4种功能的30条指令的系统。在QUARTUSII系统上仿真成功,结果表明该微处理器系统可以运行在100MHz时钟工作频率下,能快速准确地完成各种指令组成的程序。

基于EPIC技术的VLIW并行体系结构分析

介绍了微处理器体系结构的发展和当今微处理器设计中的新理念 EPIC技术 ,并在此基础上分析了 EPIC高性能微处理器 Itanium的 VL

高性能HPOR CORDIC算法及实现

CORDIC算法在通信和图像处理等各个领域有着广泛的应用,但是浮点CORDIC由于迭代延时大且实现复杂没有得到很好的应用,本文提出了一种修正浮点CORDIC算法: 高精度顺序迭代HPOR CORDIC。该算法以接近定点的运算代价完成浮点运算迭代,运算速度和硬件实现规模与定点CORDIC相当,运算精度与浮点CORDIC相当,克服了定点CORDIC运算精度差,浮点CORDIC迭代延时大、实现复杂的问题。该算法既可用于通用微处理器的设计,也可用于高性能DSP的设计。

面向教学的16位CISC微处理器的设计

针对目前国内微处理器实验教学方面的局限性,设计了一种面向教学的16位微处理器。微处理器的运算器运用了一个加法器实现多种操作的方法,占用资源少、执行速度高。同时,采用微程序控制方法可以使处理器的运行过程更加清晰,克服了传统实验不灵活性的缺点,并为实验者留有创新空间。微处理器使用VerilogHDL语言设计实现,支持多种寻址方式,指令系统完善,可实现一般微处理器的功能操作,最后给出了微处理器运行实验结果。