复杂的可编程逻辑器件在可控电抗器中的应用

分析了磁阀式可控电抗器的结构和工作原理，通过直流控制电流控制铁芯的饱和度来调节电抗器的投入容量，采用可控硅和复杂的可编程逻辑器件（ＣＰＬＤ）为其设计了控制装置，实现了电抗器容量的自动连续调节，具有响应速度快、可靠性高的特点，并在电网无功补偿中得到了较好的应用．

基于复杂可编程逻辑器件的超声电机小型电源

首先分析了超声电机电源驱动信号的占空比与输出电压幅值和能量利用率之间的关系,提出采用40%占空比驱动信号的合理性。随后介绍了采用CPLD为信号发生器的超声电机小型电源的设计方案,并用它驱动自制的φ45的行波型超声电机,验证了设计方案的合理性。与普通驱动器相比,新驱动器体积减小了66%,元件数减少了40%,基本满足了实用性的要求。

基于数字信号处理器与复杂可编程逻辑器件的三相电流源型超导储能不间断电源及其控制策略

该文介绍了一种基于DSP与CPLD的三相电流源型SMES-UPS装置,该装置在电网正常时可以用作超导纵场线圈(TFSC)的励磁电源,而在电网故障时又可以用作低温和真空系统的UPS电源。在电网正常时,通过对变流器交流侧有功、无功电流的控制不但可以保证超导线圈上电流按照设定速度上升到稳态值,而且可以保证变流器网侧的单位功率因素运行和低谐波污染;在电网故障时,通过分析负载电压和电流之间的定量关系,提出了基于负载电压反馈的交流侧电流实时控制策略,不但可以保证负载电压的幅值和频率稳定,还可以电压相位不随负载性质的变化而变化。文中还介绍了基于DSP与CPLD的SMES-UPS控制系统,该控制系统结构简单、可编程程度高。1 kVA的SMES-UPS样机实验结果表明文中所述的控制算法及其控制系统能够很好地实现SMES-UPS兼作EAST纵场励磁电源和低温、真空系统UPS电源的双重功能。

基于单片机的复杂可编程逻辑器件快速配置方法

介绍基于SRAM的可重配置CPLD的原理,通过对多种串行配置的比较,提出了由单片机和FLASH存储器组成的串行配置方式,并从系统复杂度、可靠性和经济性等方面进行了比较和分析。

复杂可编程逻辑器件(CPLD)在DSP交流电机控制系统中的应用

介绍了复杂可编程逻辑器件（ＣＰＬＤ）的结构和功能、使用方法和步骤．指出 ＣＰＬＤ系统内编程和快速性为使用者提供了方便条件。电机控制系统设计和实验结果表明，在ＤＳＰ交流电机控制系统中应用ＣＰＬＤ，会使系统更加合理、紧凑．

基于复杂可编程逻辑器件的流速快速测量系统

以旋浆作为传感器测量流速,关键是要获得旋浆的旋转周期T。对T值的几种测量方式和误差进行了分析比较。为克服测频方式在多通道、低流速时测量速度慢、误差大等缺点,并充分利用中断方式响应速度快等优点,提出了用中断方式实现计数标准时钟数以测量脉冲宽度的方法,从而实现低流速下的多点快速、准确测量,并详细阐述了系统依托复杂可编程逻辑器件实现中断测脉宽的具体方法。系统克服了传统方法的不足,能够满足多点流速的同步、快速、精确、自动测量。

时-空二维雷达信号处理中的复杂可编程逻辑器件

多通道时 空二维自适应滤波技术和时域 频域二维恒虚警检测技术 ,是机载相控阵雷达中的先进信号处理技术 ,在时 空二维雷达信号处理机中实现时 ,电路复杂 ,运算量大 ,特别是时 空二维自适应滤波中的数据缓冲存储电路 ,存取格式繁杂 .因此 ,在实现时 空二维自适应滤波和时域 频域二维恒虚警检测技术时 ,充分利用可编程逻辑器件 ,不仅可以提高设计的灵活性、可靠性 ,也可以缩小体积 .

基于复杂可编程逻辑器件的电阻抗断层成像信号源

目的研制用于电阻抗断层成像系统的信号源,提高现有系统的高频特性,同时降低其噪声水平。方法采用复杂可编程逻辑器件代替原信号源中所有的通用数字集成器件。结果所建立的信号源可在高达60MHz的时钟信号下正常工作,从而保证系统可产生0～117kHz的单频信号。输出的毛刺也被有效地降到4mVp-p以下。结论采用复杂可编程逻辑器件替代通用数字集成器件,可提高系统的高频率特性,并提高信号源的信噪比。

基于复杂可编程逻辑器件的三相混合式步进电动机正弦波微步驱动技术的研究

介绍了一种以复杂可编程逻辑器件器件ispLSI1032E为核心来实现微步驱动的三相混合式步进电动机系统。通过采用正弦波微步驱动方式,提高了系统抑制低频振荡的能力。实验证明,采用该控制方式实现的混合式步进电动机系统具有无低频振荡、分辨率高和运行平稳的特点。

含复杂可编程逻辑器件电路板的自动测试技术研究

复杂可编程逻辑器件作为电路的核心器件,其故障往往会导致整个电路功能失效。论文详述了国内外含复杂可编程逻辑器件的研究现状,并在分析现有主要采用的测试方法优缺点的基础上,对发展方向和思路进行了分析探索。

复杂可编程逻辑器件在弹跳消除电路中的设计与应用

按键的弹跳现象,是数字系统设计中客观存在的问题.为了增加电路设计的灵活性,选用MAX+plusⅡ软件,采用自顶向下的模块化设计方法,提出一种利用CPLD器件实现的弹跳消除电路,该电路具有故障率低、使用灵活、便于修改、在系统可编程性及可移植性强等优点.

基于复杂可编程逻辑器件的数字频率计设计

选用在系统可编程大规模集成 isp LS110 32 - 70 PL CC84芯片作硬件电路 ,以 L attice Ex-pert7.1作 EDA设计工具 ,设计一种新型数字频率计 ,该频率计采用 ABEL- HDL对其中的各部分元器件进行编程 ,实现了闸门控制电路、计数电路、多路选择电路、位选电路、段选电路等。频率计的测频范围 :1Hz～ 70 MHz..该设计方案通过了软件仿真。

复杂可编程逻辑器件(CPLD)在船舶随动舵设计中的应用

利用CPLD对船舶随动舵进行了模拟设计和仿真实验,介绍了利用CPLD实现复杂逻辑功能的具体方法。

复杂可编程逻辑器件设计中延时影响的仿真分析

为分析复杂可编程逻辑器件延时性能对数字系统设计中延时的影响规律,针对数字逻辑延时单元核的数学模型,采用硬件描述语言和图形方式实现了基本数字逻辑延时单元核,通过数字核复用建立了多延时单元部件,并运用电子设计自动化软件,通过选择不同的复杂可编程器件对延时单元进行了仿真分析.结果表明,数字逻辑设计中的延时与复杂可编程器件的延时性能、综合布局布线选择的逻辑块以及互连资源有关.所得到的结果为复杂数字逻辑系统的延时设计与分析提供了理论与实验依据.

用复杂可编程逻辑器件(CPLD)实现的数字钟控系统

以Lattice半导体公司的ispLSI10 3 2E - 70PLCC84为典型器件 ,ISPSynarioSystem3 .0为编程软件 ,介绍了利用在系统高密度可编程逻辑器件构成数字钟控系统的基本方法。

基于数字信号处理器和复杂可编程逻辑器件的单元级联多电平控制器的设计

根据单元级联多电平变换器拓扑结构及其脉宽调制技术的特点,以数字信号处理器和复杂可编程逻辑器件为核心,设计了多电平变换器的控制器。介绍了该系统的组成和工作原理,并给出了仿真结果。控制器具有硬件简单、柔性好和可靠性高等优点,特别适用于H桥级联型变换器多电平载波移相正弦脉宽调制的实现。

复杂可编程逻辑器件(CPLD)在光纤数字遥测系统的应用

本文分析了采用光纤传输数据的特点和ＣＰＬＤ 的特点，介绍了光纤数字遥测系统的组成及主要电路，最后，采用ＡＬＴＴＩＣＥ公司的ｉｓｐＬＳＩ１０１６ 芯片对系统的部分数字电路进行了设计。

复杂可编程逻辑器件的设计技术

介绍了复杂可编程逻辑器件(CPLD)的设计技术,重点叙述了复杂可编程逻辑器件架构的设计,关键单元设计技术。采用0.35μm内嵌Flash工艺进行模拟仿真和全定制版图设计,该复杂可编程逻辑器件(CPLD)具有72个宏单元,系统频率可达85MHz,管脚延时可达7ns。

复杂可编程逻辑器件在磁浮列车控制系统中的应用

磁浮列车是人类梦寐以求的陆上交通运输工具,分为常导型和超导型二大类。叙述在常导磁浮列车悬浮控制系统中用复杂可编程逻辑器件(CPLD)实现其部分接触器的控制及相关的信号处理的功能。实践证明,CPLD的使用简化了电路设计,降低了成本,增加了电路的可靠性。

复杂可编程逻辑器件与80C196MC型单片机的数据传输方案

针对复杂可编程逻辑器件(CPLD)与80C196MC型单片机之间的数据传输方案设计,给出系统电路和具体的Verilog程序设计。整个程序由总线、数据选择器和闸门控制器组成。通过仿真和实验证明了该方法的有效性和可行性。