小单元多丝漂移室探测器系统研制

为精确测量CSR外靶终端靶前入射粒子的径迹,研制了多套小单元多丝漂移室探测器,该探测器灵敏面积为80 mm×80 mm,每套探测器包括x、x′、y、y′4个探测电极面,每个电极面引出16个阳极丝信号。前端电子学采用基于SFE16芯片的放大器,数据读出系统采用基于HPTDC芯片的数据采集卡。采用两套小单元多丝漂移室对400 MeV/u的^(16)O束流位置进行了测试,探测器的工作气体为Ar(80%)+CO_(2)(20%),阳极丝电压为+900 V,场丝与阴极丝均接地,拟合得到的单层电极的位置分辨(拟合残差)为105.9μm,探测效率为99.3%,该指标可以满足现阶段CSR外靶终端大部分核物理实验对反应靶点的定位要求。

用于多丝漂移室读出的扇入延迟前端电子学

多丝漂移室阵列是设计中的低温高密核物质测量谱仪(Cooling storage ring External-target Experiment,CEE)上的前角带电粒子径迹探测器,信号读出的一种备选方案是采用传统前置放大器和采样幅度数字转换器(Analog-to-Digital Converter,ADC)来完成信号的放大和获取,该方案结构较简单,成本适中,而且可以处理单根丝上的多重点火信号。为了进一步降低电子学的通道数目,而又不显著影响探测器的性能,研制了一种扇入延迟电路,将漂移室上不同的多根丝信号进行扇入延迟处理,合成为一路信号后再输入到采样ADC的单个通道进行波形采样和数字化。实际的测试结果表明,该电路对信号处理产生的信号能量展宽好于1%,时间晃动好于500 ps,对应的位置分辨好于25?m,满足漂移室径迹探测器阵列对位置分辨小于300?m的要求。

CSR外靶径迹探测器的前端电子学升级

多丝漂移室(MWDC)用于兰州重离子加速器−冷却存储环上外靶实验终端的径迹测量,其前端电子学中放大芯片采用SFE16芯片,目前前端电子学单板通道数较少,且慢控配置模块老旧,无法兼容新设备,配置效率较低。该文对前端板(FEE)进行升级,单板实现32通道;并设计一种基于现场可编程门阵列(FPGA)的配置板,通过上位机USB接口实现对多块SFE16芯片的快速高效配置。电子学测试实验结果表明,升级后的前端电子学在增加通道数的基础上保证了原有性能,并实现单次对248片SFE16芯片的配置,使用简单,配置效率高,实用性好。