多处理器片上系统任务调度研究进展评述

多处理器片上系统在单芯片上集成了多种指令集处理器,可完成复杂完整的功能,在图像处理、网络多媒体和嵌入式系统等应用领域前景广阔.任务映射与调度是多处理器片上系统设计的关键问题之一.介绍了多处理器片上系统的基本结构和面临的挑战,从调度算法分析和实现框架两个方面着重探讨了近年来多处理器片上系统任务调度的国内外研究进展情况,分析了当前亟待解决的问题与下一步主要的研究方向,可为多处理器片上系统相关研究提供参考.

一款基于多处理器片上系统的动态自适应仲裁器

随着深亚微米工艺技术的发展,同一芯片上集成多个处理器得以实现.通信架构是多处理器片上系统的瓶颈,而高效的仲裁器可以解决多个处理器同时访问共享资源引起的冲突和竞争,从而防止系统性能的下降.提出一款算法简单的动态自适应仲裁器.它可以自动调节各个处理器占据的总线带宽,避免饥饿现象.基于多处理器仿真平台的实验结果显示它比传统的仲裁器减少了68%的任务完成时间,缩短了78%的总线等待时间,并且能更好地控制各处理器的总线带宽.

基于总线共享架构的片上多处理器系统性能探索

采用SystemC建立了一个基于共享总线的MPSoC仿真平台,设计了3个实验分别用于建模3种典型应用(低计算/通讯比、高计算/通讯比和非独立任务),对系统性能进行了详细的调研。实验结果显示:处理器数≤6时,总线架构MPSoC体现出很高的效率,而处理器数=16几乎达到了总线架构MPSoC适用规模的极限;计算/通讯比对性能和规模有重要影响;流水线方案能略微缓解通讯状况。建议:处理器数≤6时,推荐采用总线方案;6<处理器数≤16时,总线方案是否合适由任务计算/通讯比决定;处理器数>16时,需要采用更高级的通讯方案。

通用片上网络多处理器系统研究

随着硬件系统和软件技术的发展,对片上网络多处理系统的研究进入了交叉研究状态,但是关于实际软件应用与硬件平台结合的研究尚有些不足.本文讲述了基于实际硬件平台的片上网络系统实现.通过FPGA平台实现了一个通用片上网络系统,并通过多任务映射方法将两个多媒体应用程序映射在片上网络系统中,实现了软件多任务与硬件片上网络多处理系统的合理结合.

NoC架构片上多处理器系统性能探索

采用SystemC建模和仿真环境建立了一款NoC系统级仿真平台,设计了3个实验分别用于建模3种典型应用(低计算/通信比、高计算/通信比和非独立任务),以定量模拟的方法对NoC架构MPSoC性能进行了详细的调研,并将其结果与总线架构MPSoC进行了对比分析.实验结果显示:NoC系统加速比与处理器数目呈线性关系,不受规模的影响,而总线系统则明显受到处理器数目的限制;共享存储资源成为NoC系统性能提升的限制,但可以通过采用分布式存储策略得到解决,而总线系统却无法克服其共享总线通信瓶颈.因此,在系统规模较大(N>12)时推荐采用NoC体系结构.

多处理器片上系统中实时自适用仲裁器的设计与分析

多处理器片上系统在单芯片上集成了多种指令集处理器,可完成复杂完整的功能。通信架构是多处理器片上系统的瓶颈,而高效的仲裁器可以解决多个处理器同时访问共享资源引起的冲突和竞争,从而防止系统性能的下降。提出一种实时动态自适应仲裁器,它既可以考虑实时要求,又可以自动调节各个处理器占据的总线带宽,避免饥饿现象。基于多处理器仿真平台的实验结果显示它比传统的仲裁器减少了49%的延迟时间,并且能更好地控制各处理器的总线带宽。

基于共享存储器多处理器片上系统的互斥模型

在原有模型和算法分析的基础上,提出了一种共享存储器MPSOC互斥模型。该模型能适应各种互斥算法的描述、论证需求,能更好地描述任务优先级、实时性;能够适应区分处理器源任务的互斥算法(即区分对待来自不同处理器的任务);严格区分并发性、并行性,描述更加精确;扩展了服务周期、事件之间关系;能够精确地量化互斥性能指标,以便更好地比较互斥算法优劣。最后,给出了该模型的一个简单实例,对模型应用提供指导。

多处理器片上系统中一种结合二阶导数的温度预测模型

区域温度预测是多处理器片上系统(Multi Processor System-on-Chips,MPSo Cs)高效散热的基础.本文以RC热传导(Thermal Resistance and Capacitance,Thermal RC)模型为基础,结合二阶导数提出了一种温度预测模型.该模型不仅可以在较低的运算复杂度下准确预测温度,而且能在固定的预测误差率范围内拓宽预测时间长度,进而减少模型在实际运行中被调用的次数,降低额外功耗.实验结果表明,相比现有的一次导数预测模型,在相同可接受误差率范围内,该模型能将预测时长拓宽至对比模型的1.6倍.同时,当预测时长拓展至2.5s时,该模型的预测准确率比对比模型高3.84%.

多处理器片上系统数据队列交易级分析

数据队列是一种常见的硬件互联机制。阐述了数据队列在架构多处理器片上系统通信模型中的原理与运用。基于物理层到达的数据包服从泊松分布的事实,从交易的观念出发结合排队理论深入分析了模型的交易过程。使用UML、SystemC和Matlab对过程中数据流建模并仿真,将系统迟滞的理论计算值与仿真结果对比证明了该方法的有效性。

基于有色Petri网的多处理器片上系统调度方法（英文）

为了生成一个适用于多处理器片上系统的硬件调度器,提出一种新型的基于有色Petri网(CPN)的动态调度方法.该调度方法使用CPN对包括写后读、写后写、读后写数据相关以及结构相关在内的任务间相关性进行了建模,这些相关会在模型运行的过程中被自动检测出来.根据相关性,任务会被动态地调度并分配到不同的计算单元上乱序执行,从而达到提高任务级并行度的目的.该调度方法分别在软件仿真平台和基于FPGA的硬件平台上得以实现.状态空间分析和对比实验的结果证明了调度方法的正确性和有效性.

一种针对多处理器片上系统的静态任务分配方法

随着集成技术的快速发展,使得单个芯片上集成IP核数目越来越多。然而,晶体管密度和处理器工作频率的不断提升,使得功耗密度持续增加,导致芯片热量的不断上升。因此,MPSoCs面临不可避免的散热问题。提出了一种基于处理器核区域均温(Regional Mean Temperature,RMT)的初始任务分配策略,该方法充分考虑到处理器核区域温度。通过向量距离计算处理器核温度梯度,使用遗传算法进行初始任务分配。实验结果表明,该策略相比于随机任务分配策略,峰值温度降低率、热点降低率和温度梯度降低率最高分别达到4.69%、42.31%和77.49%。

片上多处理器互连技术综述

随着器件、工艺和应用技术的不断发展,片上处理器中处理器核的数目必将进一步增加,处理器芯片内部的互连及其通信成为影响处理器性能的重要因素。介绍了目前在片上多处理器中的几种典型互连方法,并简要分析了各种方法的优缺点。

基于System C的多处理器片上系统软硬件协同仿真

给出了基于SystemC的处理器片上系统(System On a Chip)的协同仿真的两种方法。并通过对系统的仿真,对两个方法进行了对比,给出了在仿真间隔时间、速度和其他性能之间的比较。对目前SOC的软硬件协同设计验证有一定的实际意义。

片上多处理器的层次化高速测试和验证技术

片上多处理器的体系结构具有高效、低功耗的特点,但由于整体逻辑规模较大,且存储系统有一致性的要求,因此其模拟器测试和验证的计算量大、复杂度高,整体采用传统的形式化测试方法测试速度慢.运用分隔测试技术可以在测试过程中降低整体计算的复杂度,将使用传统测试方法不能测试的复杂系统测试简单化;利用随机程序生成技术可以减少测试人员编写测试程序的时间并加速发现系统的错误,并行测试技术可以快速低功耗检验片上多处理器存储器系统的功能并具有良好的可扩充性.将上述测试方法集成在片上多处理器的测试中,能够对整体的计算量进行合理的分割和并行化,迅速定位整个系统的错误,大大缩减所需要的测试时间,降低了测试人员的工作量,提高测试结果的覆盖率和可信性.

多处理器NoC仿真平台

面向多媒体和无线通讯领域的多处理器片上系统(MPSoC)对通信带宽的要求与日俱增,于是片上网络(NoC)被提出来满足这种要求。在NoC设计初期,建立一个速度、精度满足要求,能支持设计空间探索的仿真平台显得尤为重要。采用SystemC建模和仿真环境,建立了一个完整的多处理器NoC仿真平台,包括处理器模型、通信结构模型、存储器模型和并行编程支持软件,并且提出了基于该平台的设计方法学和应用开发流程。在仿真平台支持下,面向各种应用的多处理器NoC设计空间探索和原型验证等研究变得不再困难。DCT、FFT和JPEG解码器三种算法被用来作为案例在该平台上实现,验证了以上提出的仿真平台及其设计方法学。

异构多处理器SoC的应用算法性能优化方法

在嵌入式多媒体处理领域中,多处理器片上系统(multi-processor system-on-chip,简称MPSoC)的应用越来越广泛.多媒体处理MPSoC通常采用"主处理器核+多个异构协处理器核"的主流体系结构.该结构兼顾了MPSoC系统的通用性与灵活性、性能与功耗,但也向MPSoC的性能优化方法提出了更高的要求.针对异构MPSoC上的多媒体应用算法,提出了一种MPSoC多媒体处理性能优化方法.该方法经过应用特征分析、循环仿射划分、应用向MPSoC各处理器核的映射,实现了优化的数据局部性与多级并行性,从而提高了异构MPSoC上多媒体应用算法的性能.实验结果表明,该方法对于多媒体应用算法在异构MPSoC上的处理性能优化方面取得了明显效果.

博通发布业界首枚千兆四内核宽带处理器

博通公司近期发布了一系列用于数据网络和通信应用以及安全、存储、3G无线基础设施以及高密度计算应用的新型高性能、低功耗和集成SoC(片上系统)处理器。这些新型Broadcom处理器采纳了单片多处理器(CMP)技术的最新成果，把多达4个64位MIPS⑧中央处理器(cPu)核集成到单一硅片上。与使用多个分立的CPU核相比，

同构与异构片上多核系统的演进过程

系统级芯片是高端电子系统的核心,而片上多核系统是近年来系统级芯片的主要实现形式。近十年来,片上多核系统一直是数字集成电路领域的热点,经过众多研究者的不断努力诞生了大量很有意义的研究成果。但由于片上多核系统的研究者背景和应用领域不同导致发展演进过程较为复杂而难以理解。为减少这一问题的影响,总结了片上多核系统的演进历史与现状,并对片上多核系统未来的发展提出了一些看法。

红外/毫米波复合制导信息处理方法及MPSoC实现

针对共口径红外/毫米波复合制导应用需求,提出一种基于自回归(AR)谱估计和扩展卡尔曼滤波的信息融合处理新方法,基于此方法构建了实现红外/毫米波复合制导信息处理的多处理器片上系统(multiprocessor SoC,MPSoC),该系统采用主/从流水线结构,解决了基于此系统框架的多核通信、系统同步等问题.所提多处理器片上系统在单片FPGA上实现,FPGA实测结果表明,目标融合预测轨迹和真实轨迹基本重合,误差不超过10-2 rad,航向角融合精度远高于毫米波雷达和红外的精度,取得了比较好的融合效果;在100MHz的时钟下,整个红外/毫米波复合制导的信号处理的处理时间不超过2ms,满足复合制导对系统的实时性要求.

基于MPSoC的Sub-6 GHz频段SDR测试系统设计与实现

为实现5G高带宽信号的快速测试和复杂通信算法的快速验证,提出了一种基于MPSoC的Sub-6 GHz频段软件无线电(SDR)测试实验平台。平台采用Xilinx ZYNQ UltraScale~+MPSoC和射频收发器ADRV9009搭建,两者通过JESD204B高速串行接口进行数据流传输。采用软硬件协同设计思想,具备高可重构性和移植性,其中,硬件/PL逻辑部分负责射频信号到基带信号的转换与信号处理;软件部分依托Petalinux和Libiio的加持,可对测试系统进行全局控制。此外,该系统还拥有超宽调谐范围、可配置MIMO等优势,可作为5G SDR实验平台使用。经高带宽信号收发实验验证,该测试系统满足5G Sub-6 GHz信号收发链路要求,信道可靠性较高,在5G信号测试和算法原型验证方面,具有一定的应用价值。