基于FPGA的多操作位逻辑运算控制器的设计

提出了应用FPGA设计可执行多操作位逻辑运算控制器的思路,该控制器接收到逻辑运算命令与多操作位后,在内部时序脉冲作用下,可以自主完成PLC逻辑运算指令的功能,运算结果传输到系统数据总线。设计多操作位逻辑运算的PLC指令,论述了该控制器的电路构成和基本原理,分析指令在内部时序脉冲作用的执行过程并给出了流程图,应用Verilog HDL语言实现相关硬件的构建和连接,应用梯形图程序进行仿真测试。测试表明:该控制器可以自主完成每条指令的运算,实现了逻辑运算指令的执行与系统其他功能模块的并行处理,提高了PLC执行指令序列的速度。

基于FPGA的PLC并行逻辑运算器的设计

PLC控制系统需要处理的逻辑运算指令为多操作位指令,根据每条指令所带的操作位个数不同,设计了一种能满足PLC逻辑运算的逻辑运算器。阐述了逻辑运算器的结构组成,并对各功能模块进行了说明,最后通过功能仿真与测试来验证逻辑运算器的功能,从测试结果分析,设计的逻辑运算器满足设计要求。设计的逻辑运算器可对保存的一段程序进行运算,并将运算结果按照要求保存至对应的存储器中,降低程序的执行时间,提高系统工作效率。