一种基于多数决定门的新型全加器的设计

在对现有全加器电路研究分析的基础上,提出了一种基于低功耗XOR/XNOR电路和多数决定门的新型高性能全加器电路。多数决定门采用输入电容和静态CMOS反相器实现,降低了电路的功耗,提高了运算速度。采用TSMC 0.18 μm CMOS工艺器件参数,对全加器进行Spectre仿真。结果表明,在2.4 V到0.8 V电源电压范围内,与已有的全加器相比,新全加器在功耗和延迟上都有较大程度的改进。

基于布尔可满足性的精确逻辑综合综述

逻辑综合是电子设计自动化(EDA)的重要步骤,随着算力逐渐提升和新的计算范式不断涌现,传统基于全局启发式算法的逻辑综合面临新的挑战。启发式算法面临的主要问题是得到一个次优解,随着算力的提升,逻辑优化越来越追求精确解而不满足于次优解。该文首先简述逻辑函数表达方法和布尔可满足性(SAT)问题;其次针对精确综合的算法、编码等方面介绍了在布尔逻辑网络的面积优化和深度优化方面的精确综合研究进展;最后对精确综合的未来发展趋势进行讨论。

基于量子细胞自动机的数值比较器设计

量子细胞自动机(QCA)可以构建逻辑门和QCA线。该文基于QCA设计了1位,4位和8位数值比较器,并用QCADesigner软件进行模拟。结果表明,所设计的电路具有正确的逻辑功能。通过对电路所需细胞数、面积和时延三方面性能分析,表明所设计的电路时延并不随输入位数呈线性增加,因而所设计的电路具有良好的时延性。

加法器的QCA设计与研究进展

量子细胞自动机(QCA)是一种基于元胞自动机结构的纳米器件,该器件通过电子占据量子点的位置来表征二进制信息。针对QCA加法器电路的国内外研究状况,首先分别详细地综述了进位传送加法器、载流加法器、超前进位加法器和并行前缀加法器,得出QCA加法器向大规模和规律化方向发展的结论。然后进一步从元胞个数、元胞所占面积和时钟延迟上进行分析评述,指出了载流加法器的整体性能是最优的;但与其他加法器相比,前缀加法器中的Brent-Kung Adder的稳定性最好,并对今后QCA加法器电路的研究方向进行了展望。

基于多逻辑域的逻辑综合研究进展

逻辑综合是集成电路设计自动化的重要步骤,随着集成电路规模的指数级增长和新的计算范式不断涌现,传统基于单逻辑的逻辑综合面临新的挑战。单逻辑域自动综合面临的主要问题是使用场景单一,针对高性能、低能耗、小面积等多应用场景,基于单逻辑域发展而来的工具不能有效解决面向多场景优化的难题。首先简述逻辑函数的表达方法和逻辑优化算法;其次针对多逻辑域的逻辑函数表达、优化和应用3个层面介绍多逻辑域的逻辑综合研究进展;最后对已有的开源逻辑综合工具和逻辑综合的未来发展趋势进行讨论。