状态机与多时钟体系结构的异同

在使用硬件描述语言设计数字逻辑系统时，控制信号的设计是整个系统设计的关键和难点所在。文章从时间性和状态空间两个角度深入讨论了控制流设计中状态机和多时钟两种常见的体系结构的异同。并就其各自的应用范围做了探讨。文章的思路对进行电路系统级设计有一定的借鉴意义。