基于多晶外基区及SIC技术的高速NPN管设计

提出了一种先进的双多晶硅非自对准NPN管的器件结构,并实际用于一种高性能NPN管的研制。该器件结构主要通过多晶外基区减小基区电阻和基区结面积,以及使用SIC技术减小集电极电阻的方式,极大地提升了NPN管的特征频率。通过实际工艺流片验证,实现了BVCEO=5.6 V、fT=13.5 GHz的高速NPN管。该器件结构较双多晶自对准器件结构易于加工,可以广泛用于其他高速互补双极器件的研制。