多晶硅发射极精确制造工艺研究

阐述针对多晶硅发射极制造工艺的研究,包括干法刻蚀工艺气体组分和流量、射频源功率、过刻时间对多晶硅刻蚀速率、Poly-Silicon/SiO_(2)选择比、CD尺寸侧向钻蚀等刻蚀性能的影响,最终得出适合多晶硅发射极图形的优化多晶硅干法刻蚀条件,CD尺寸侧向钻蚀小于0.5μm。

多晶硅发射极NPN管的辐射效应研究

为了研究多晶硅发射极双极晶体管的辐射可靠性,对多晶硅发射极NPN管进行了不同偏置条件下^(60)Coγ射线的高剂量率辐照试验和室温退火试验。试验结果表明,辐射后,基极电流I_B显著增大,而集电极电流I_C变化不大;反偏偏置条件下,I_B的辐射损伤效应在辐射后更严重;室温退火后,I_B有一定程度的持续损伤。多晶硅发射极NPN管与单晶硅发射极NPN管的辐射对比试验结果表明,多晶硅发射极NPN管的抗辐射性能较好。从器件结构和工艺条件方面,分析了多晶硅发射极NPN管的辐射损伤机理。分析了多晶硅发射极NPN管与单晶硅发射极NPN管的辐射损伤区别。

掺砷多晶硅发射极RCA晶体管

研究了掺砷多晶硅发射极 RCA晶体管的工艺实验技术 .以先进多晶硅发射极器件制备工艺为基础 ,在淀积发射极多晶硅之前 ,用 RCA氧化的方法制备了一层超薄氧化层 ,并采用氮气快速热退火的方法处理 RCA氧化层 ,制备出可用于低温超高速双极集成电路的掺砷多晶硅发射极 RCA晶体管 .晶体管的电流增益在 - 55— + 1 2 5℃温度范围内的变化率小于 1 5% ,而且速度快 ,发射区尺寸为 4× 1 0μm2 的 RCA晶体管其特征频率可达 3.3GHz.

多晶硅发射极晶体管的低温频率特性研究

本文考虑低温下半导体中载流子冻析效应和浅能级杂质的陷阱效应等因素,分析了多晶硅发射极晶体管的低温频率特性。研究表明,受载流子冻析效应的影响,基区电阻在低温下随温度下降接近于指数上升,使晶体管的频率性能变环;而由于浅能级杂质的陷阱效应,低温下基区和发射区渡越时间变长,截止频率下降。这些因素在低温器件设计中应予重视。

超高速VLSI中多晶硅发射极晶体管串联电阻的测量

本文对目前流行的测量晶体管串联电阻的常规方法进行了理论分析和实验验证，结果表明，用常规方法测量多晶硅发射极晶体管串联电阻的误差很大。这里提出了一套测量晶体管串联电阻的新方法。新方法克服了常规方法的困难，满足了测量多晶硅发射极晶体管串联电阻的要求。

多晶硅发射极超高速集成电路工艺

报道了具有先进双极关键技术特征的多晶硅发射极集成电路的工艺 ,重点介绍了用难熔金属氮化物 (Zr N )作为新的刻蚀掩模实现器件的硅深槽隔离 ;E- B间自对准二氧化硅侧墙隔离 ;快速热处理实现多晶硅发射区浅结及薄基区 ;E、 B、 C区自对准钴硅化物形成 ,明显地减少串联电阻和双层金属 Al间可靠互联等先进的工艺研究 .用此套工艺技术研制出工作频率达 3.1GHz的硅微波静态分频器实验电路 ,集成度为 6 0 0门的双层金属 Al的ECL移位寄存器电路 ,最高移位频率达 45 0 MHz. 19级环振电路平均门延迟小于 5 0

低温多晶硅发射极晶体管电流增益和截止频率的解析模型

本文综合考虑了多晶硅发射极的载流子输运障碍，界面氧化物遂穿、晶粒间界杂质分凝和界面能带弯曲等因素，以及禁带变窄效应、低温下的载流子冻析效应和浅能级补偿杂质陷阱效应，建立了低温多晶硅发射极晶体管电流增益和截止频率的解析模型，对电流增益和截止频率的温度关系进行了理论分析并与３００Ｋ和７７Ｋ下的实测结果进行了比较。

多晶硅发射区低温晶体管电流输运模型的理论分析

对于小尺寸的多晶硅发射区双极晶体管，该文在忽略基区与单晶发射区少子复合的条件下，根据单晶与多晶硅界面复合与隧穿等不同机制的共同作用，建立了发射区注入电子电流Ｊｎ和基区注入空穴电流Ｊｐｓ的一维非线性解析模型．该模型可适用于低温和不同的注入偏置条件，对低温双极器件交直流性能的模拟既快速方便，同时精度也较高，可作为低温器件多维数值模拟的重要补充以指导其优化设计．

多晶硅发射极晶体管直流特性研究

研究了砷注入多晶硅发射极晶体管的直流特性，并与采用常规平面工艺制作的晶体管性能进行了比较。结果表明多晶硅发射极晶体管具有较高的发射效率，高的电流能力，改善了ＥＢ击穿和ＣＢ击穿。电流增益依赖于淀积多晶硅前的表面处理条件。

新结构多晶硅发射极光电晶体管

报导了一种以多晶硅作发射极并带有隔离环电极，工作时基区处于穿通状态下的新结构硅光电晶体管．用多晶硅作发射极比同结构单晶硅晶体管的光电增益提高了2倍；隔离环电极极大地提高了器件的灵敏度；穿通型的工作状态提高了器件的增益和响应速度．已研制成的这种新型结构的光电晶体管在10V工作电压下，对0．8μm，0．174μW的光增益达到了3083．

多晶硅发射极技术在八位高速视频DAC中的应用

掺磷（砷）多晶硅形成NPN晶体管发射结是提高fT及双极集成电路工作速度的最佳途径之一，目前被广泛应用。通过对LPCVD多晶硅生长、掺杂、退火及刻蚀工艺研究，确定制造高fT及β值的NPN晶体管最佳工艺条件及参数控制，研制出速度小于4ns高性能多元逻辑八位高速视频D／A转换器集成电路。该产品主要电参数性能已达到及部分超过了目前国际先进产品的水平。

双注入多晶硅发射极高性能BiCMOS技术研究

研究了一种ＢｉＣＭＯＳ新技术，基区和发射区均通过发射极多晶注入，使形成的基区更浅、更窄；通过等平面氧化形成的鸟嘴，将版图设计为３．０μｍ的发射极条宽“挤”为２．０μｍ左右，提高了器件性能。在器件结构及工艺设计中，尽可能提高工艺的兼容性，简化工艺。该技术已应用于性能优良的双极、ＭＯＳ器件。

多晶硅发射极晶体管电流增益工艺稳定性研究

针对多晶硅发射极晶体管实际工艺中出现的电流增益异常波动问题,首先从原理上进行了分析,其次通过与正常批次PCM数据进行对比,发现基极电流Ib存在一个量级的差异。设计了较为完整的DOE工艺试验,进行了对比和验证。结果表明,多晶硅/硅界面氧化层厚度一致性差、波动大是电流增益异常波动的主要原因。该研究结果为解决类似问题提供了有价值的参考。

超高频多晶硅发射极晶体管的研究

本文描述了一种实现亚１００ｎｍ基区宽度的晶体管结构。加工工艺类似ＢＳＡ（硼硅玻璃自对准）技术，可实现亚１００ｎｍ的基区结深，还可解决自对准器件在横向和纵向按比例缩小时所遇到的困难。与离子注入工艺相比，这种工艺可轻易地解决诸如高剂量离子注入所产生的下列问题：二次沟道效应对基区结深减小的限制及晶格损伤。晶体管采用了多晶硅发射极，ＲＴＡ（快速热退火）用于形成晶体管的单晶发射区，为提高多晶发射区的杂质浓度，采用了一种新的命名为低温氧化技术的工艺。由于晶体管采用了常规结构，器件暴露一些缺点。

多晶硅发射极晶体管界面氧化层生成的研究

求文在消化、吸收入NSA工艺的基础上，根据现有设备重．点研究CD8690CP、CD8759CP等R极模拟VLSI制造过程中多晶硅发射极晶体管界面氧化层的生长条件，借以提高VLSI性能和成品率。

多晶硅发射极晶体管放大系数稳定性研究

通过对NPN型多晶硅发射极晶体管的工艺过程进行分析,对多晶淀积工艺过程提出严格的控制方案,使多晶界面氧化层厚度稳定在0.6~0.8 nm。同时,对基区与发射区退火工艺进行优化,使多晶发射极晶体管放大系数的片内均匀性从30%改善至20%,片间均匀性从12%改善至9%,显著提升了产品的成品率。

掺杂多晶硅发射极技术研究

本文讨论了掺杂多晶硅发射极工艺技术中的关键影响因素：LPCVD条件、多晶硅股厚、前处理方法、多晶硅膜形成以后的运火状态，并给出了实验结果及流行的理论解释，为采用多晶硅发射极技术进行的集成电路生产和科研提供了一定的参考和技术支撑。

双多晶硅自对准结构双极型晶体管工作于饱和开关特性的解析模型（Ⅰ）

我们拟采用最基本参数，饱和时间常数，和与此相关的半导体物理机理来分析双多晶硅自对准结构双极型晶体管工作于饱和的行为。全文分上、下二篇分别发表。本文为上篇，文中给出了在基区中正态模和逆向模的涉动电流和存贮电荷以及收集极外延层中的涉动电流和存贮电荷的解析分析；把它们表示成收集极传导电流Ｉｃ和收集极与基极之间电位差ＶＣＢ的函数。为在下篇中提出一个严格的解析模型提供理论基础。

双极晶体管发射极电阻的提取方法及应用研究

以双多晶自对准互补双极器件中NPN双极晶体管为例,阐述了发射极电阻提取的基本原理和数学方法。在大电流情况下,NPN管的基极电流偏离理想电流是发射极串联电阻效应引起的。该提取方法综合考虑了辐照过程中NPN管的电流增益退化特性,分析了总剂量辐照效应对NPN管的损伤机理和模式。该提取方法适用于多晶硅发射极器件,也适用于SiGe HBT器件。

双多晶硅自对准结构双极型晶体管工作于饱和开关特性的解析模型（Ⅱ）

本文是文献［１］的续篇，给出了在多晶硅和单晶硅发射极区域中涉动电流和存贮电荷的解析分析，将它们表示成发射结电压Ｖｂｅ的函数。在文献［１］中已知Ｖｂｅ决定于基区中的正态模涉动电流，从而发射极区域中的涉动电流与存贮电荷也是收集极传导电流Ｉｃ和收集极与基极之间电位差Ｖｃｂ的函数。在此基础上，并与文献［１］相结合，本文对双多晶硅自对准结构双极型晶体管工作于饱和的行为提出了一个严格的解析模型。