尖晶石型CuAl_2O_4掺杂对CaCu_3Ti_4O_(12)陶瓷介电性能的影响

研究了尖晶石型Cu Al2O4掺杂对Ca Cu3Ti4O12陶瓷显微结构、介电性能以及松弛特征和缺陷结构的影响。在频率为10-1～107 Hz、温度为153～453 K的条件下测量了样品的介电性能。研究表明,适量添加Cu Al2O4,使样品晶粒尺寸减小并趋于均匀,击穿场强从Ca Cu3Ti4O12陶瓷样品的3.0 k V/cm提高到13.0 k V/cm,低频介电损耗减小。介电松弛中的高频松弛过程起源于晶粒本征缺陷的电子松弛过程,其活化能～0.10 e V基本不变;随着Cu Al2O4含量增加,与界面相关的松弛活化能从0.50 e V减小到0.22 e V,可能与Cu Al2O4在样品中引入杂质及更复杂的界面有关;电导活化能从0.66 e V增至0.86 e V,归因于Cu Al2O4第二相抑制了晶界处的载流子跳跃,提高了Schottky势垒高度。Cu Al2O4掺杂量大于100mol%,过量Cu Al2O4会导致样品晶界势垒崩塌,样品失去非欧姆特性和巨介电性能。

相含量与晶粒半导化对CaCu_3Ti_4O_(12)介电性能的影响

在25-355K温区范围内测定了陶瓷样品的介电性能；用XRD测量了其结构；分别考察了介电常数与晶相含量、测试频率间的关系．结果表明：样品的晶相含量对其介电性能的影响不是惟一的，当相对晶相含量较低时，晶相含量与CaCu3Ti4O12相对介电常数成正比；当相对晶相含量较高时，晶粒半导化程度对CaCu3Ti4O12的介电性能有明显的影响，半导化程度越高，其宏观介电常数也越大．

CaCu_3Ti_4O_(12)多晶块材的巨介电常数

采用固相反应法制备了CaCu3Ti4O12单相多晶块材,系统地研究了其介电常数与温度(ε(T))和频率(ε(f))的依赖关系．结果表明,CaCu3Ti4O12多晶块材在温度为300 K、频率为1 kHz时,ε高达14000;在1 kHz、100-340 K温区内ε的数值基本不变．CaCu3Ti4O12多晶块材的介电特性很难用位移型铁电体的相关理论描述,可能源于在纳米尺度的畴区内极化弛豫的动态变化．在1 kHz交流电场作用下,温度低于100 K时,CaCu3Ti4O12多晶块材ε的急剧下降与其中氧空位引起Ti离子变价所产生的极化子的热激活相关．

CaCu_3Ti_4O_(12)多晶块体的巨介电常数研究

采用固相法制备了Ca Cu3Ti4O12多晶块体,研究了其介电常数随温度和频率的变化。结果表明,在温度为300 K、频率为1 k Hz时,多晶块的介电常数高达14 000;频率为1 k Hz时,介电常数基本不随温度的变化而改变。动态变化的极化弛豫使Ca Cu3Ti4O12多晶块具有巨介电常数,混合价Ti离子导致极化子的热激活使Ca Cu3Ti4O12多晶块的介电特性出现反常效应。

CaCu_3Ti_4O_(12)外延薄膜的巨介电常数特性

采用脉冲激光沉积方法制备CaCu3Ti4O12薄膜，研究了其介电常数、交流电导与温度和频率的关系．实验结果表明，CaCu3Ti4O12外延薄膜的介电常数e在（1kHz，300K）时高达14700，是目前该体系最好的结果；在1kHz，100-300K温区内，ε基本保持恒定，热稳定性好、介电损耗低．该特性表明，CaCu3Ti4O12薄膜材料有可能成为信息存储器件更新换代最现实的候选材料．提出薄膜大的内应力可能是其出现巨介电常数的原因，电导与温度及频率的关系是由电子、声子与外电场的共同作用决定的．

退火温度对硅基铁电薄膜Bi_4Ti_3O_(12)晶相结构的影响

采用溶胶-凝胶(Sol-Gel)法制备铁电Bi4Ti3O12 (BIT)薄膜,研究退火温度对其微观特性的影响,以掌握制备工艺中最佳退火温度。研究表明,随着退火温度的增加,BIT薄膜的c轴取向生长更明显,晶粒尺寸增加,同时表面粗糙度增加;从退火750℃开始,晶粒开始呈棒状生长;当温度高于850℃时,薄膜的c轴生长取向增长趋势不再明显。退火时间对薄膜的相结构和生长取向没有明显影响。

镁掺杂量对钐/镁共掺杂CaCu_3Ti_4O_(12)薄膜电学性能的影响

采用溶胶-凝胶法在Si(100)基底上制备Ca_(0.925)Sm_(0.05)Cu_(3-y)Mg_yTi_4O_(12)(y=0,0.05,0.10,0.15,0.20,物质的量分数/%,下同)薄膜,研究了镁掺杂量对薄膜物相组成、微观形貌以及介电和压敏性能的影响。结果表明:不同镁掺杂量薄膜均主要由多晶CaCu_3Ti_4O_(12)相以及少量SiC和CaTiO_3相组成;随着镁掺杂量的增加,薄膜的晶粒尺寸和相对介电常数增大;当镁掺杂量为0.10%时,薄膜的致密性能最好,在低频下的介电损耗最小;不同镁掺杂量薄膜的电流密度和电场强度均为非线性关系,当镁掺杂量为0.10%时的非线性系数最大,漏电流较小。

Cu掺杂CaCu_3Ti_4O_(12)陶瓷的介电性能和晶界特征

采用传统的固相反应工艺制备了Cu掺杂的CaCu3Ti4O12(Cu-CCTO)陶瓷。采用Schottky热电子发射模型研究了其晶界特征。研究了保温时间对Cu-CCTO陶瓷的介电性能和晶界特征的影响。结果表明:保温时间从1 h延长到30 h,Cu-CCTO陶瓷在100 kHz下的介电损耗保持在0.135,相对介电常数由3 600增至20 000以上。随着保温时间的延长,Cu-CCTO陶瓷的I-V非线性系数由1.8增至3.37,但击穿电场强度却由1 500 V/cm降至约700 V/cm。随着保温时间的延长,Cu-CCTO陶瓷的势垒高度和耗尽层宽度均增加。

溶胶-凝胶法制备CaCu_3Ti_4O_(12)薄膜及其电学特性研究

通过溶胶-凝胶法在硅基底上制备不同烧结温度(700℃、800℃、900℃)下的CaCu_3Ti_4O_(12)(CCTO)薄膜。分别采用X射线衍射仪(XRD)和扫描电镜(SEM)对薄膜的形貌、组分和结晶状况进行表征,发现在800℃烧结温度下CCTO薄膜的结晶状况最佳。然后,采用半导体特性分析仪测试薄膜的电容-电压(C-V)特性和电流-电压(I-V)特性,得到薄膜的最大比电容和阈值电压分别为3.2μF/cm2和47 V。最后,使用台阶仪对两种浓度的先驱溶液在不同转速下所制备的薄膜厚度进行了研究。

晶界偏析对CaCu_3Ti_4O_(12)陶瓷介电性能的影响

采用溶胶凝胶法制备Ca Cu_3Ti_4O_(12),通过球磨对陶瓷样品进行处理,探究此处理方法对Ca Cu_3Ti_4O_(12)介电性能的影响.研究结果表明,球磨对Ca Cu_3Ti_4O_(12)陶瓷样品的介电常数有较大影响.随着球磨时间的增加,样品介电常数显著增加,当球磨时间为4 h,其室温下介电常数可达10~6量级,比未经球磨处理的样品高2个数量级,且随温度升高,介电常数显著增大.温度上升100 K,介电常数约提高一个数量级.同时SEM分析表明,球磨处理Ca Cu_3Ti_4O_(12)样品介电常数的增大与其晶界偏析有较大的关系,特别是晶界处析出的Cu O二次相可极大地提升Ca Cu_3Ti_4O_(12)的极化率,可提高约2个数量级.

高介电陶瓷材料CaCu_3Ti_4O_(12)的研究现状及展望

CaCu3Ti4O12(以下简称CCTO)陶瓷是一种非铅基的、具有高介电常数且不随温度明显变化的新型高介电陶瓷材料。介绍了CCTO材料的研究现状,探讨了CCTO材料巨介电性来源,综述了CCTO材料制备工艺的研究以及CCTO材料的掺杂改性研究,并展望了今后的研究路线和思路。

SiO_2添加物对CaCu_3Ti_4O_(12)陶瓷的微观结构与介电性能的影响

采用传统固相反应法制备了不同SiO2掺量的CaCu3Ti4O12(CCTO)陶瓷材料,并研究了SiO2含量对CCTO陶瓷物相结构、微观形貌及介电性能的影响。结果表明:高温烧结时,SiO2不会与CCTO发生固相反应,而作为第二相物质存在于CCTO陶瓷的晶界,并对CCTO陶瓷的微观结构产生不同程度的影响。CCTO陶瓷的介电常数和介电损耗随SiO2含量的增多而相应减小。阻抗分析表明,CCTO陶瓷的晶粒电阻随SiO2的掺入略有改变,而晶界电阻则随SiO2的掺入而显著增大。分析认为,晶界电阻的增大是导致CCTO陶瓷介电损耗降低的主要原因。

CaCu_3Ti_4O_(12)高介电材料的研究进展

在介绍CaCu3Ti4O12材料体心立方类钙钛矿结构的基础上总结了CaCu3Ti4O12块材和薄膜的制备方法,综述了CaCu3Ti4O12材料在高介电性能、晶界阻挡层效应引起的非线性特性以及金属离子掺杂改性等方面的最新研究进展。

CaCu_3Ti_4O_(12)陶瓷的巨介电响应机理

针对CaCu3Ti4O12（CCTO）陶瓷的巨介电性起源存在较大争议的情况,以少量MnO2取代CCTO中CuO或TiO2、采用固相反应法烧结制备名义成分为CaCu3-xMnxTi4O12（x=0~0.3）和CaCu3Ti4-yMnyO12（y=0~0.1）的陶瓷。通过微结构和电性能的演变讨论CCTO陶瓷的巨介电响应机理。结果表明：加入少量MnO2后,所有陶瓷均为体心立方（BCC）类钙钛矿结构的CCTO单相;但是,CCTO陶瓷显微结构从异常长大的晶粒转变成均匀的细小晶粒;同时,CCTO陶瓷的电阻率从107-.cm显著提高到109-.cm;介电常数从104显著下降到102;介电损耗从10-1急剧降低到10-3;CCTO陶瓷的巨介电响应是由半导体化的晶界/亚晶界和相对绝缘的晶粒/亚晶粒组成的内部阻挡层电容器（IBLC）所致。在较低温度下（〈1 100℃）烧结获得高介电常数、低损耗和温度稳定的CCTO基陶瓷,找到一种降低CCTO陶瓷介电损耗的有效方法。

烧成工艺对CaCu_3Ti_4O_(12)陶瓷介电性能的影响

采用短时间烧结制备了CaCu3Ti4O12(CCTO)陶瓷,并详细研究了预烧温度、烧结温度等工艺对结构和性能的影响。研究了εr和tanδ随测试频率(20Hz～1MHz)、温度(25～150℃)的变化规律。结果表明:CCTO陶瓷的性能对烧成工艺非常敏感。较低的预烧温度较容易获得高εr(εr为11248)的CCTO陶瓷。

巨介电常数陶瓷CaCu3Ti4O12的研究进展

CaCu_3Ti_4O_(12)(CCTO)陶瓷具有高介电常数和高热稳定性,这使得CCTO可能在高密度信息储存、高介电电容器、大规模集成电路等领域获得广泛使用。系统地介绍了CCTO高介电常数起源的内禀机制和外禀机制,详细归纳了元素掺杂对CCTO介电特性的影响,阐述了巨介电常数与本征点缺陷的内在关联,肯定了晶粒电导赝极化理论,指出了CCTO巨介电常数陶瓷研究的重点在于:基于外禀机制的IBLC模型,通过晶胞掺杂或晶界掺杂改变晶粒或者晶界的电导,进而调控CCTO的介电损耗,使CCTO保持较高介电常数的前提下,在很宽的频率范围内使介电损耗正切值降低到0.1以下。

CaCu_3Ti_4O_(12)/聚偏氟乙烯复合材料的介电性能研究

采用溶液混合随后热压的方法制备了CaCu3Ti4O12/聚偏氟乙烯(CCTO/PVDF)复合材料。采用XRD对复合材料的物相结构进行了分析。研究了复合材料的介电常数与CCTO体积分数的关系。结果表明,在10kHz下,当CCTO含量等于50%(体积分数)时,复合材料的介电常数达到81。采用Maxwell-Garnett模型、Jaysundere模型和Yamada模型分别对实验结果进行了预测和比较,其中Yamada模型与实验结果符合得较好。

预烧温度对CaCu_3Ti_4O_(12)陶瓷结构和介电性能的影响

采用固相反应法在不同温度(950～1100℃)下预烧后烧结制备CaCu3Ti4O12(CCTD)陶瓷。对CCTO陶瓷进行物相分析,并测试了20Hz-1MHz频率范围和25～150℃温度区间的介电性能和阻抗谱,详细研究了预烧温度对CCTO陶瓷烧结性能、晶体结构和介电性能的影响。结果表明,较低的预烧温度有利于CCTO陶瓷的烧结,容易获得介电性能较好的CCTO陶瓷。950℃预烧后,于1120℃烧结的CCTD陶瓷室温1kHz频率下介电常数可达12444。

CaCu_3Ti_4O_(12)的制备及其对巨介电性能的影响

用传统的烧结法,经850-950℃预烧和1050-1090℃烧结,制备了CaCu3Ti4O12 巨介电常数陶瓷,通过X射线衍射(XRD)、扫描电镜(SEM)分别对体系进行了结晶性能和形 貌测试,用阻抗分析仪对试样在50-300K温区范围内介电性能进行了测试.研究结果表明, CaCu3Ti4O12结晶完整性、晶界及缺陷对其巨介电常数的大小、出现低介电常数向高介电常数 转变时对应温度的高低有直接的影响.在950℃预烧和1090℃下烧结的样品要比880℃预烧 和1050℃下烧结样品出现极化子松弛时对应的温度下降约70K,介电常数相对提高约300％, 在较大的温区范围具有高的介电常数.材料的结晶越完整,由低到高介电常数的转变速度越 快.

粉体合成方法对CaCu_3Ti_4O_(12)陶瓷介电性能的影响

为了深入研究粉体合成方法对CaCu3Ti4O12(CCTO)陶瓷介电松弛机理以及缺陷结构的影响,对比了固相反应法和溶胶凝胶法合成CCTO陶瓷的介电性能,并且在此基础上引入了CCTO陶瓷的缺陷结构分析。采用固相反应法和溶胶凝胶法合成了CCTO粉体,在1 080℃下烧结4h制备了CCTO陶瓷样品。溶胶凝胶法合成陶瓷的平均晶粒尺寸是固相法合成陶瓷试样的5倍。J-E特性和介电性能分析表明,溶胶凝胶法合成陶瓷的击穿场强(170V/cm)远小于固相法合成陶瓷(4 980V/cm),且前者的介电损耗和介电常数均达到后者的20倍左右。结合介电损耗因子的曲线拟合结果和阻抗谱分析得到,溶胶凝胶法合成陶瓷的晶界电阻为0.272 MΩ,是固相法(1.03MΩ)的1/3,松弛峰强度是固相法的15倍;两种陶瓷样品的本征松弛峰活化能和晶粒活化能均接近,说明粉体合成方法能够影响CCTO陶瓷的晶界电阻和松弛峰强度,进而影响其宏观电性能,但是对陶瓷的本征松弛机理没有影响。