可重构多核片上系统体系结构综述

可重构片上多核系统利用不同粒度、不同耦合度的可重构资源,充分开发资源的并行性,兼顾硬件计算的高性能及软件实现的灵活性,且复用特性使其具备开发设计成本降低、产品面市时间缩短的优势。介绍可重构计算系统概念及其分类,从系统级层面回顾可重构多核片上系统体系结构的研究进展,讨论未来的研究趋势及需要关注的关键问题。

SoC体系结构中AMBA总线的系统级设计

建立系统级模型在SoC体系结构设计过程中的意义。AMBA片上总线和它的时序及基于AMBA的SoC体系结构。简要说明了SoC系统级设计中的各抽象层次模型和建模语言Sys-temC。并以AMBA系统总线AHB为例,介绍了如何使用SystemC建立其非时序模型的方法。

一种基于核设计的SOC测试控制体系结构

随着集成电路复杂性的提高和SOC系统的出现,电路测试的难度也在不断增大,测试问题已经成为SOC设计的瓶颈。在研究了现存的测试控制结构后提出了基于核设计的SOC测试控制结构,它以边界扫描控制体系为基础,融合多种测试控制方法,支持不同类型的IP核进行测试。从而解决了SOC测试中控制部分的一些问题。

一种基于体系结构模板的粗粒度可重构SoC设计方法

针对传统的面向应用领域的多核SoC体系结构设计方法存在系统结构探索空间大、设计复杂度高等问题,提出了一种基于体系结构模板的粗粒度可重构SoC系统架构设计方法。该设计方法以体系结构设计为中心,体系结构模板可重用、参数可配置,从而缩小了体系结构设计探索空间,提高了体系结构设计效率,降低了应用程序编译器开发复杂性。最后,以密码处理领域为例,将模板参数实例化,构建了一个面向密码处理领域的多核可重构指令集处理器SoC系统(Multi-RISP SoC)。实验结果表明,MultiRISP SoC系统与几个典型可重构平台在性能上相当,但系统构建更为快速高效。

异构多核处理器体系结构设计研究

多核技术成为当今处理器发展的重要方向,异构多核处理器由于可将不同类型的计算任务分配到不同类型的处理器核上并行处理,从而为不同需求的应用提供更加灵活、高效的处理机制而成为当今研究的热点。本文从体系结构的角度探讨了异构多核处理器设计中的关键点,从内核结构、互连方式、存储系统、操作系统支持、测试与验证、动态电压调节等方面分析了异构多核处理器对体系结构设计带来的挑战。最后本文针对高性能应用和嵌入式实时应用分析了异构多核在这两种应用中的设计关键点,指出了高性能异构多核在性能提升、内核数量以及嵌入式异构多核在实时性、低能耗需求等方面的设计难点和研究方向。

基于双核结构SoC的嵌入式软件设计研究

讨论了基于TMS320VC5471MCU、DSP双核结构SoC的嵌入式软件设计中多处理机体系结构所独有的bootloader设计、IPC(Inter-ProcessorCommunication)机制及其交叉开发和调试环境的建立等问题。

面向WCET分析的实时多核体系结构研究

随着工艺技术的发展以及嵌入式实时应用范围的不断扩大和需求的不断提升,多核处理器必将凭其高性能和低功耗特性应用到嵌入式实时领域中。但是,多核处理器体系结构很难甚至无法满足实时系统的实时限制和对WCET的可预测性要求。从多核中的共享资源入手,分析多核中的片上共享资源(共享Cache、片上互连)和片外共享资源(片外存储)对WCET分析的影响,探讨了各种干扰下的WCET分析方法。介绍了两种多核WCET分析模型:多核静态WCET分析模型和多核混合WCET分析模型;同时,针对嵌入式实时应用提出了多核设计原则。

SoC设计中的片上通信体系结构研究

以超深亚微米工艺和IP核复用技术为支撑的系统芯片(SoC)技术,是目前超大规模集成电路和嵌入式电子产品设计的主流。SoC中各IP核之间的片上通信体系结构是SoC设计关键技术之一,同时对SoC的性能起着至关重要的作用。提出一种SoC中的混合片上通信体系结构,该体系结构将传统的共享总线与片上网络相结合,既保留了片上共享总线面积小的优点,又具有片上网络的并行通信的优点。此外,该混合片上通信还可以扩展到二维网络。

支持动态部分重构特性的异构多核体系结构

嵌入式应用固有的多样性、多变性等特点,及其对系统计算性能的苛刻要求,使嵌入式系统结构面临着严峻的挑战.通过在软硬件协同流程、底层通信接口、并行编程模型及运行环境等方面提供对动态部分重构特性的支持,将动态部分重构技术引入面向服务的异构多核(SOMP)系统,从而在不损失系统计算性能的前提下,有效地提高系统的灵活性,使系统满足更多嵌入式应用的要求.SOMP原型系统已在基于Xilinx Virtex-5FPGA芯片的开发板上实现.此外,支持动态部分重构特性的SOMP体系结构的正确性及其带来的灵活性优势通过实验得以验证.

FPGA新体系结构和前沿的FinFET工艺技术满足了下一代系统要求

本文讨论采用传统阡GA满足下一代系统性能需求所遇到的挑战，介绍Ahem新的内核体系结构，名为HyperFlexTM体系结构。新的Hypernex体系结构以及Altera独家使用Intel14rim三栅极工艺技术，使得Stratix 10FPGA和SOC所实现的性能和功效是前一代高性能FPGA无法想象的。

基于HLA的仿真系统的校核、验证与确认研究

对基于高层体系结构(High Level Architecture,简称HLA)的仿真系统的校核、验证与确认(Verification, Validation and Accreditation,简称VV&A)问题进行了详细的介绍及分析。在回顾研究历史及现状的基础上,首先介绍了HLA中VV&A的主要问题,包括概念、方法、基于联邦开发和运行过程(Federation Development and Execution Process,简称FEDEP)的VV&A过程、VV&A与测试和评估(Test and Evaluation,简称T&E)的关系以及自动化等。接着详细分析了HLA的VV&A研究中的难点:互操作性与可重用性的VV&A问题。最后进行了总结。

非对称多核体系下的阿姆达尔定律性能模型研究

阿姆达尔定律研究并行计算的性能并指出任务的极限所在,为了突破这一瓶颈而提出的非对称多核硬件架构则需要适合的性能模型来支撑其理论价值.新的量化模型引入了具体的核配置等参数,通过分析比对两种架构下的加速比,得到了任务性能在非对称体系上优于对称架构的结论.该模型同时发现,遵循一定的设计规则来转换对称体系至非对称架构可以很大程度上优化整个系统.

SOC系统中的可重构逻辑

所谓可重构逻辑就是运行时具有可编程互连和逻辑操作的数字电路,现在它常常作为商用SOC集成电路的一个功能块。它既可用于定制SOC,也可用作现用产品的用户可编程块。可编程逻辑可用于不同的场合,这些场合包括胶合逻辑、I/O协议处理机、高速计算等。

基于SOC技术的微机原理实验课程教学改革探索

微机原理与接口技术是计算机及电子信息类相关专业的一门专业基础课程,其理论课的教学过程中主要侧重于讲解微机系统的体系结构、各计算机组成模块的工作原理,包含处理器的架构、总线以及通信外设接口等概念及原理。理论教学环节能够提高学生对微机和接口的原理性把握,做到“知其所以然”,但是做好教学的前提是要进行验证,或者说在“知其所以然”之前要能够“知其然”,那么实验教学环节就显得尤为重要[1]。

一款嵌入式可视媒体处理系统芯片的设计与实现

可视媒体领域应用是一类混合多种媒体应用的计算密集型且数据带宽大的复杂应用.本文介绍了一款名为EVMP-SoC的异构多核SoC.该SoC采用两个微异构的应用定制指令集协处理器构成协处理系统.针对可视媒体处理典型应用的计算特性,对该系统芯片进行了系统结构和微体系结构的优化设计,采用SMIC 0.13μm CMOS标准单元库实现了该系统芯片.通过应用微内核和三个典型应用的核心算法,对该系统芯片的性能和功耗进行了分析与评测.最后通过一个应用实例,验证了该系统芯片EVMP-SoC的高效性和高可用性.

通用接口控制器GPIO_WB IP核设计与实现

通用IO接口是SoC系统中非常重要的一种外围端口。本文完成了一种基于WISHBONE总线的GPIO_WB控制器IP核的逻辑设计和物理实现,较具体地介绍了GPIO_WBIP核的体系结构以及WISHBONE接口和DMA传输方式的设计方案,并对所设计实现的GPIO_WB性能及可重用性做了分析,结论表明,与已有的通用IO接口IP核相比,GPIO_WBIP核具有性能高、实现代价小、硬件简单、可重用性好、易于扩展等优点。

Mentor Graphics针对异构多核嵌入式软件开发推出全面解决方案

随着半导体工艺技术的飞速进步和计算机体系结构的不断发展，多核处理器系统（简称多核系统）成为大势所趋。多核系统分为同构和异构两种体系结构架构。其中，异构架构是一种结合两种或多种不同类型的微处理器或微控制器的架构。

数字家庭控制网络SOC及平台(上)

本文首先分析数字家庭控制网络的体系结构,介绍了此类网络的作用及国内外数字家庭网络的发展趋势及动态。接着,我们对家庭网络协议进行了分析和介绍。之后,我们给出了 SOC 平台的架构及性能分析并简要介绍了 SOC 平台软件的开发。最后,针对 SOC 设计过程中可能遇到的挑战,提出了独到的见解。