ADI ADN4693E-1多点低压差分信号(M-LVDS)收发器解决方案

ADI公司的ADN4693E-1是一款多点低压差分信号(M-LVDS)收发器(驱动器和接收器对),工作速率最高可达200 Mbps(100 MHz)不归零(NRZ).接收器可在该器件的共模电压范围内利用低至±50 m V的差分输入检测总线状态.从总线引脚上实现高达±15 kV的静电放电(ESD)保护.

LXI总线触发方式介绍及触发总线的PCB设计

2004年9月,LXI联盟推出了新的测量仪器总线接口规范——LXI,首先对该规范中规定的3种触发方式进行了介绍,重点是对硬件触发器总线解析;然后对触发器总线部分的印制板制作的注意事项作了说明。

M-LVDS技术在LXI触发总线中的应用

低压差分信号LVDS(Low Voltage Differential Signaling)是一种广泛用于高速信号传输的国际通用接口标准。本文详细研究了LVDS电气特性及M-LVDS驱动器工作模式,并根据LXI规范(Rev.1.3),提出了一种LXI触发总线模块设计方案。该方案采用M-LVDS总线接口技术,通过CPLD内部逻辑设计,实现了LXI触发总线触发和同步功能,并利用这些模块组建了LXI触发总线系统。测试结果表明,该方案触发精度高、稳定性好。

基于FPGA的控制系统高速总线的设计与实现

为了提高控制系统的通信速度和效率,研究高速总线的系统架构,设计并实现具有高实时性,高吞吐率,易扩展等特点的基于现场可编程逻辑门阵列(FPGA)的控制系统高速总线(LHSB),物理层采用多点低压差分信号(M-LVDS)标准,实现256 Mbps的高速串行通信,数据链路层通过实时的链路状态维护实现多路径优化选择的网络冗余,保证通信可靠性的同时使带宽的利用率最大化.通过Xilinx XC3S400A FPGA对设计方案进行实现和实际测试,结果表明,高速总线与当前主流的控制系统总线相比,通信速度和实时性能有了明显的提升,并最大程度的满足上层应用的需要.

一种转换时间可范围控制的MLVDS驱动器

为实现多芯片间的高速数据传输,设计了一款应用于多点总线系统的多点低压差分信号(Multi-point Low Voltage Differential Signaling,MLVDS)驱动器,其转换时间可被控制在一定范围内。该驱动器主电路采用互补桥式开关管结构将TTL信号转换成CMOS差分电压信号。这种结构能削弱衬底偏置效应所带来的输出波形失真。预驱动电路采用对电容恒流充放电电路结构改变信号的压摆率。在输出级通过添加两个泄流二极管来平衡信号的过冲,从而保证了信号的完整性。芯片采用GSMC 0.18μm1P4M的CMOS工艺实现,测试结果表明工作频率为125 MHz时输出信号幅值为550 mV,上升时间为1.190 ns,下降时间为1.159 ns,满足TIA/EIA-899协议的要求。

LXI触发总线技术研究

LXI是以太网技术在测试测量领域的扩展,并已成为新一代测试总线标准,而LXI触发总线是LXI A类仪器的一项关键特征。根据LXI标准(Rev.1.3),提出了一种LXI触发总线模块设计方案。该方案采用多点低压差分信号M-LVDS总线接口技术,通过复杂可编程逻辑器CPLD内部逻辑设计,实现了LXI触发总线功能。并利用这些模块组建了LXI触发总线系统,经测试验证,在现有条件下该系统可以达到22.8 ns的触发精度,这为未来组建高性能的自动测试系统奠定了基础。本文还从硬件、软件两方面介绍了该系统的设计方案和实现方法。