多电源域高速IO的片上模块化ESD防护器件

提出一种新颖的片上静电泄放(ESD)防护器件,该器件由N阱/P阱二极管、基于high-K金属栅CMOS工艺形成的二极管、寄生的晶闸管(SCR)和内嵌的电源钳位电路等几部分构成,具有多条ESD通路,能实现对单个IO管脚的PS-Mode、NS-Mode、PD-Mode、ND-Mode及DSMode共5种ESD应力模式的保护。本文分析了high-K工艺下各种SCR模块的结构和工作机制,通过合理配置这些SCR,该器件的一些关键ESD参数如触发电压、保持电压等能根据具体需要而调整,以满足片上系统(SoC)的多电源域的应用情况,利用传输线脉冲(TLP)、快速TLP和C-V等方式全方位验证了该器件的性能。结果表明,紧凑的结构、较少的互连线、较低的寄生电容、快速的响应能力使设计的器件适合高速IO接口电路的ESD防护。

多电源域集成电路静电放电试验方法研究

随着集成电路技术的发展,电路从原来的单一电源域向多电源域进行转移,而其中的静电放电(ESD)试验是考核集成电路性能的一项重要指标,如何有效选择合适的试验方法变得越来越重要。结合国内外相关静电放电试验标准,研究标准之间存在的相同和不同的地方。结合实际情况,探究多电源域集成电路静电放电试验方法的选择。

一款NoC总线的低功耗设计

随着集成电路技术的飞速发展,其集成度和复杂度越来越高,导致芯片功耗问题日益严重。文章提出一套兼容片上网络(Net on Chip,NoC)总线的功耗管理总线,针对不同电源域进行低功耗管理,通过电源域开关协议将电源域状态同步到事务活动,且不影响系统其他部分的操作。实验结果表明,功耗管理总线具有低成本、协议简单、兼容性好、轻量级等优势。

端口双向耐高压电路的ESD防护设计技术

随着CMOS工艺的快速发展,集成电路多电源域设计越来越普遍,电路全芯片ESD设计也越来越复杂。介绍了一款基于0.35μm CMOS工艺的32路抗辐射总线接口电路的ESD设计技术。同时,对双向耐高压输入管脚的ESD进行加固设计,提高了芯片的抗ESD能力。抗辐射32路总线接口电路通过了4.0 kV人体模型ESD测试,测试结果验证了该设计的有效性。

地下位移三维测量系统低功耗设计

为了解决地下位移三维监测系统供电成本高的问题,文中从系统级和体系结构级等角度对地下位移三维测量系统进行低功耗设计,延长该系统的工作时间。为最大程度地降低该系统的功耗,分别从器件的选择、电路的硬件改进和多电源域等方面采取硬件低功耗措施。通过动态电源管理的方式对各模块进行分时分区供电的软件低功耗优化设计,实现该检测系统的低功耗设计,减少电池电量的消耗。实验结果表明,所设计系统的每个传感单元休眠时电流均降低至80μA,工作一个周期消耗的电量仅为0.00512 mA·h,相对于原系统减少20.95%,在无外部充电的情况下可连续工作约113天,满足在极端条件下长时间工作的需求。

一种用于数模混合DC/DC全芯片ESD防护技术

数模混合多电源域DC/DC转换器芯片具有工作电压高、供电电流大、输出短路保护等特点,其相应的电路结构复杂、数模信号混合、电源域多,因此其ESD防护设计成为了一个难题。本文从静电防护器件结构、多电源域静电设计、高低压隔离等多维度进行设计考量,基于0.35μm的BCD工艺,制定了全芯片ESD防护设计方案,通过数模混合多电源域DC/DC转换器芯片流片验证,显示该方案的HBM ESD防护等级达到2000 V。

用于16通道16位D/A转换器的全芯片ESD保护电路

ESD保护电路是保证集成电路可靠性的重要电路之一。具有较大芯片面积和较多电源域的集成电路给全芯片ESD保护电路的设计带来挑战。基于0.6μm CMOS工艺,设计了一种全芯片ESD保护电路,应用于5个电源域的16通道16位D/A转换器中。该D/A转换器的抗ESD能力大于2 000V,芯片尺寸为9mm×9mm。