基于SysGen的多相滤波信道化快速实现方法

针对宽带信道化接收机实现中传统FPGA软件开发周期过长的问题,文本提出一种基于SysGen(system generator)开发环境的多相滤波信道化算法快速实现及验证方法,采用模块化、参数化的设计思路,完成50%交叠多相滤波信道化处理功能,具备大带宽实时处理能力及多信号同时接收能力。与传统的底层逻辑语言编程软件开发模式相比,该方法可明显缩短开发周期,且提升了模块开发灵活性,实现了FPGA信道化模块宽带多信号实时处理,可满足当代宽带数字接收机要求。

信道化接收处理方法研究

现代雷达接收机要求具有瞬时频带宽,良好的灵敏度和动态范围,检测同时到达信号的能力等特点。针对这些问题,采用多相滤波组信道化接收的处理方法,将两个线性调频脉冲信号通过多相滤波组信道化接收机,经信道划分、采样、移频等处理后,实现对多路信号的信道分离,并成功检测到同时到达的信号,降低了信号处理的复杂度,提高了接收机实时处理能力,尤其是提高了雷达接收机全概率截获目标的能力。

基于FPGA的非均匀信道化接收机的实现

阐述了基于多级滤波器组信道化接收机实现信道非均匀划分的原理及模型.采用现代DSP Builder设计工具和FP-GA硬件平台,对模型中关键的复信号多相滤波器组信道化接收机(PFCR)进行了4信道的设计实现.实验结果表明,采用FPGA可实现多信道非均匀划分.