WebRTC视频会议的高维多目标多码率优化研究

由于疫情原因,基于WebRTC技术的视频会议得到快速发展,给人们的日常生活带来极大的便利.但是视频会议规模受限于客户端的网络状况以及服务器的上行带宽,对于中小企业开发视频会议系统是一个挑战.因此,为了改善视频会议整体性能,本文在Simulcast+SFU架构的多人视频会议基础上,同时考虑客户端带宽消耗比、视频质量、码率差和服务器上行带宽消耗建立多码率优化高维多目标优化模型.另外,在对模型求解中,本文提出了一种基于适应度,成绩标量函数(ASF),角度信息以及收敛偏好函数(FC)的多指标交配池选择高维多目标优化算法(MAOEA-MIPS).仿真结果表明,模型在保证视频质量的同时,有效地减少了客户端带宽消耗以及服务器上行带宽消耗.通过与其他高维多目标优化算法对比,表明MAOEA-MIPS在求解模型中可以获得更好的结果。

天基物联多码率QC-LDPC码构造方法研究

针对天基物联场景中的小数据传输进行多码率QC-LDPC码研究,结合5G标准中LDPC码校验矩阵的设计方法与DVB-S2X标准中不同码率条件下编码长度不变的特性,探索适用于卫星通信中针对短码在固定编码长度条件下实现多码率QC-LDPC码的设计方案,并进行仿真验证;其中,校验矩阵是通过基于代数法的QC-LDPC码的叠加构造方法进行设计,结合缩短与扩展操作来构造具有固定编码长度且能实现多码率的循环移位矩阵,该矩阵同时保持了5G LDPC编码标准中的类Raptor结构;最后通过所设计方案与IEEE802.11n标准进行误比特率仿真对比,根据仿真结果显示,所设计方案与IEEE802.11n标准性能相差较小,且误比特率能到10-7,达到了预期的效果。

自适应多码率语音编码流的可靠传输

自适应多码率语音编码已入选为第三代移动通信系统的语音压缩编码方案。本文提出了一种适合压缩语音传输的联合信源信道编码方法并对其性能进行了统计比较。利用压缩语音比特流中的固用冗余的信道译码算法是本文的研究重点。仿真结果表明利用信源冗余信息的信道译码器可以获得较大的编码增益。本文所用的信道编码方案为适合语音传输的卷积码。

多码率LDPC码高速译码器的设计与实现

低密度奇偶校验码(LDPC码)以其接近香浓极限的性能得到了广泛的应用。如何在FPGA上实现多码率LDPC码的高速译码,则是LDPC码应用的一个焦点。本文介绍了一种多码率LDPC码及其简化的和积译码算法;设计了这种多码率LDPC码的高速译码器,该译码器拥有半并行的运算结构和不同码率码共用相同的存储单元的存储资源利用结构,并以和算法与积算法功能单元同时工作的机制交替完成对两个码字的译码,提高了资源利用率和译码速率。最后,本文采用该结构在FPGA平台上实现了码长8064比特码率7/8、6/8、5/8、4/8、3/8五个码率的多码率LDPC码译码器。测试结果表明,译码器的有效符号速率达到200Mbps。

多码率RS码部分并行译码结构设计

为了满足在一个通信系统中使用多码率RS(Reed-Solomon)码的需求,提出了一种多码率部分并行结构的RS码译码器.按照功能,该译码器可分为伴随式计算模块,关键方程求解模块以及错误位置和错误值求解模块3个主要组成部分.针对符合CCSDS标准的2种RS码的特点,将运算系数相同的伴随式计算子单元进行复用;在关键方程的求解运算中使用一种新颖的部分并行结构,使得复用部分和非复用部分的运算周期相同,以减少运算等待时间,提高译码效率;在错误位置和错误值求解中采用查表方式完成Forney算法的系数相乘,并复用求逆查表运算和系数相同的钱氏搜索计算子单元,以减少资源的消耗.通过码率选择信号,可以选择RS(255,223)和RS(255,239)2种译码模式.通过Altera公司的FPGA(Field Pro-grammable Gate Array)对该多码率译码器进行了硬件实现,结果显示此译码器仅消耗2981个逻辑单元和9472 bit的存储器资源,大大低于2种单一码率译码器消耗资源的总和.

一种多码率QC-LDPC码译码结构设计与实现

为了满足在一个系统中使用多码率LDPC(LowDensity Parity Check)码字的需求,设计了一个7 Kbit长度多码率LDPC码的译码器,分析了各种码率之间校验矩阵的相似性,提出了复合译码结构中变量节点运算单元、校验节点运算单元以及迭代存储器单元的复用方案.通过在变量节点运算单元以及校验节点运算单元输入端增加若干选通开关,就可以使这些运算单元适于多码率的处理.通过管脚的选择,此译码器支持非规则0.4码率、非规则0.6码率以及非规则0.8码率3种工作译码模式,并用Altera公司的FPGA进行了实现.综合结果表明,所提出的复合结构在不损伤单码率译码性能的前提下,仅用略多于0.8码率LDPC码单独译码的硬件资源实现了3种码率码字的译码.

WiMAX中多码率LDPC解码器的设计与实现

针对WiMAX中多码率LDPC码,提出一种多码率LDPC解码器结构,并且在FPGA上实现了该解码器。实验结果表明:该解码器完全可以满足IEEE802.16e标准中多码率的实现要求,而且具有高吞吐率、高性能的特点。

一种输出格式可控的多码率LDPC编码器实现

针对我国数字电视地面广播标准(DTMB标准)中多码率LDPC码与多符号映射方式相配合的特点,使用Veril-og硬件描述语言设计一种LDPC编码器。该编码器不仅同时支持三种码率LDPC码,而且可以依照标准中采用的五种不同的符号映射方式,选择最佳的码流输出格式,提高了编码器的通用性。最后在Xilinx的XC4VSX35 FPGA芯片上实现该编码器,其测试结果表明该编码器完全可以应用在DTMB发射机中。

边缘计算中面向多码率视频的缓存、转码和传输联合优化策略

结合边缘缓存技术与流媒体传输技术能有效提升视频服务质量,为降低视频内容提供商的边缘资源租赁成本,提出一种视频缓存、转码和传输联合优化策略。首先,综合考虑视频的缓存、转码、边缘传输和云端传输的成本,以最小总租赁成本为目标建立整数规划模型,并证明其NP-complete性质;其次,根据历史请求数估计视频流行度变化,并对流行视频进行缓存;最后,基于视频的缓存状态,为用户的请求选择成本最低的响应方式。仿真实验表明,所提策略与现有策略相比,可提升请求命中率并有效降低内容提供商的资源租赁成本。

高效多码率LDPC码译码器结构设计

设计了一种高效的多码率LDPC(Low Density Parity Check)码译码器结构,提出了一种校验节点更新单元(CNU,Check Node Updating Units)与变量节点更新单元(VNU,Variable Node Updating Units)的设计方法.按照"化整为零"的思想,将CNU与VNU分成若干小的运算单元,在不同码率下对这些运算单元进行动态组合构成新的CNU与VNU,从而减少不同码率下硬件资源的冗余,提高了译码速率.最后,按照本文提出的译码器结构,使用Altera公司Stratix系列的FPGA EP1S80实现了中国数字电视地面广播传输标准中使用的0.4,0.6和0.8三种码率LDPC码的译码器.实现结果表明:该结构的多码率译码器仅比单码率译码器多耗用12%的硬件逻辑资源,存储器相当;而相对于传统的多码率译码器结构,本结构在不增加硬件资源的情况下,将0.4码率码字的译码速率提高了100%,将0.6码率码字的译码速率提高了50%.

一种结合人脸检测的多码率小波图象编码方法

在结合人脸检测的基础上，提出了一种多码率的小波图象编码方法。该方法充分利用了人眼的视觉特性，强调人眼对图象的主观感受，高压缩比时恢复图象仍能保持较好的主观质量。

移动流媒体动态多码率技术

移动网络上开展的流媒体业务,最大的问题是无线环境的时边性容易引起丢包时延,导致缓冲过多、图像总量差和播放中断。而动态多码率技术就是解决移动流媒体QOS的技术,它根据网络带宽的变化,流媒体服务器可以动态的选择所传输内容的编码速率。本文介绍了移动流媒体网络中的关键技术——动态多码率技术,并探讨了这种技术实现的原理、流程,以及对终端、服务器和内容制作的要求。

多码率串并Viterbi译码器优化设计

为了降低Viterbi译码器的硬件复杂度,对其结构特点进行了研究。通过分析卷积码的特点,对支路度量单元进行了优化,使每次所计算的支路度量值从16个减少到4个。使用灵活快速的回溯算法实现了回溯参数可配置;用同一个硬件结构实现了对CCSDS标准中的多码率删余卷积码的译码。优化结构与传统串并结构相比,译码速度相同,硬件资源可节省60%;与传统串行结构相比,硬件资源基本相同,译码速度达到了串行结构的8倍。

基于多码率Turbo编码和空时OFDM的鲁棒累进图像传输

设计了一种多码率的Turbo编码器,该编码器在引入很少系统复杂性的前提下,采用了多个生成多项式,大大增加了所能覆盖的码率范围.在此基础上,根据Alamouti的空时分组编码和OFDM技术,提出了一种鲁棒的宽带无线图像传输方案.该方案结合多码率的Turbo编码技术,对SPIHT图像码流采用了非均衡错误保护的联合信源信道编码技术,有效地抵抗了宽带Rayleigh衰落信道中的衰落效应,并能较好地改善重建图像的视觉质量.

序列图像的多码率混合编码及其性能分析

本文针对序列图像提出了一种可称为ＭＲＨＣ的多码率混合编码方法。该方法把信源和信道编码组成一个整体，利用３Ｄ小波图像能量分布的特点，在完成压缩编解码的同时完成纠错编解码。从而达到码率优化分配，提高了序列图像在噪声信道中传输的质量。

多码率国标发射机信道编码器的设计与实现

提出了一种三码率、低复杂度、可扩展的国标数字电视信道编码器的结构,并采用Altera公司的Stratix芯片实现。该编码结构主要采用自顶向下的设计方法,通过对编码算法、编码结构进行优化调整,取得了编码器硬件实现中的资源占用与编码效率的平衡。通过Verilog时序仿真分析表明,该编码器信息吞吐率为50Mbit/s,具有较高的实用价值。

一种基于零树的多码率小波图象编码方法

本文研究以零树方法进行小波图象压缩编码，在零树编码各级小波系数前，根据不同分解级小波系数幅值（即幅度的绝对值）间的相关特性，通过以树结构对小波系数的能量估测与排序，不仅优化了码率的分配，提高编码图象ＰＳＮＲ约０．３～０．１ｄＢ，而且加速了编解码过程各约１０％，同时该编码方案仍保持零树编码产生嵌入式码流，支持多码率图象解码．

多码率JPEG2000的感兴趣区域编码

提出了一种支持多个JPEG2000感兴趣区域(ROI)编码的算法,利用JPEG2000率失真函数为凸函数的特性,在每层对ROI和背景(BG)分配不同的码率,对应不同的截止门限,最终生成的包将不同截止门限的码块流连接在一起。该方法支持动态定义多优先级ROI,生成码流与标准完全兼容。

多码率串行级联码编码系统研究

本文把具有打孔结构的串行级联码(Punctured-SCCC)称为超码(supercode)。重点研究了打孔方式和交织技术,力求使码的自由距离达到最大,从而使码系统具有非常低的误码率。最后给出了超码和turbo码的性能比较。

基于RTSP的VBR多码率自适应方案探讨

VBR视频编码方式可以降低高清视频的平均码率,文章阐述了基于RTSP协议的IPTV高清视频采用VBR编码方式,如何实现用户无感知的多码率自适应需求。